半导体器件和读出半导体器件的数据的方法

专利名称：：半导体器件和读出半导体器件的数据的方法
技术领域：
：本公开涉及半导体器件，更具体地，涉及能够存储数据的半导体器件和读出存储在半导体器件中的数据的方法。
背景技术：
：根据对具有高存储容量和低功耗的存储器件的需要，已经进行研究以提供非易失性的且不执行刷新操作的下一代存储器件。下一代存储器件必须具有动态随机存取存储器(DRAM)的高集成度、闪速存储器的非易失性特征、静态随机存取存储器(SRAM)的高速度等等。引人注意的下一代存储器件的示例是相变RAM(PRAM)、纳米浮动栅存储器(NFGM)、聚合体RAM(PoRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)、电阻RAM(RRAM)等等，并且预期这些存储器件满足前述条件。
发明内容提供能够在不用单独布置参考单元的情况下有效读出存储在存储单元中的数据的半导体器件以及读出所述半导体器件的数据的方法。附加方面将在下面的描述中被部分地阐明，以及从该描述中将部分地明显，或者可以通过实践提供的实施例而了解到。根据本发明的一方面，一种半导体器件包括存储单元阵列，包括布置在至少一条位线和至少一条字线交叉之处的区域中的至少一个存储单元；和读出单元，读出存储在该至少一个存储单元中的数据，其中该读出单元包括连接控制单元，根据具有可变电压电平的控制信号和该至少一条位线的电压电平控制该至少一条位线和读出线之间的连接；和读出放大单元，比较读出线的电压与参考电压并且读出存储在至少一个存储单元中的数据。该读出单元还可以包括预充电单元，根据预充电使能信号将该读出线预充电到第一预充电电压。该控制信号在预充电使能信号被激活的预充电时间段中可以具有第一电压电平，并且在过渡(develop)使能信号被激活的过渡时间段中可以具有小于第一电压电平的第二电压电平。至少一个存储单元可以是能够存储多电平数据的多电平单元(MLC)，并且第二电压电平可以改变为与该多电平数据当中的要被读出的数据的电平对应。至少一个存储单元可以是能够存储分别与多个电阻电平对应的多电平数据的多电平电阻存储单元，并且第二电压电平可以改变为与该多电平数据当中的要被读出的数据的电阻电平成正比。连接控制单元可以包括箝位单元，连接在至少一条位线和读出线之间并且根据控制信号将该至少一条位线固定到恒定电压电平。箝位单元可以包括开关器件，响应于控制信号导通或截止，从而连接至少一条位线和读出线。连接控制单元可以在预充电时间段中连接至少一条位线和读出线，由此该至少一条位线可以被预充电到与第一电压电平和开关器件的阈值电压之间的差对应的第二预充电电压。如果在过渡时间段中至少一条位线的电压电平小于第二电压电平和开关器件的阈值电压之间的差，则连接控制单元可以连接该至少一条位线和读出线。当至少一条位线和读出线连接时，读出线的电压电平可以减小到至少一条位线的电压电平，并且读出放大单元可以将至少一个存储单元感测为接通(ON)单元。如果在过渡时间段中至少一条位线的电压电平大于第二电压电平和开关器件的阈值电压之间的差，则连接控制单元可以不连接该至少一条位线和读出线。当至少一条位线和读出线不连接时，读出线的电压电平可以保持在第一预充电电压，并且读出放大单元可以将至少一个存储单元感测为截止(OFF)单元。连接控制单元可以连接到开关器件的端子中的每一个，并且还可以包括至少两个放电器件，在放电使能信号被激活的放电时间段中将至少一条位线的电压和读出线的电压放电。该连接控制单元还可以包括温度感测单元，感测半导体器件的温度变化以便根据环境温度的变化补偿开关器件的阈值电压的变化；和控制信号提供单元，根据感测的温度变化调节控制信号的电压电平，并且向开关器件提供其电压电平被调节了的控制信号。该半导体器件可以在没有提供参考电流的参考单元的情况下读出存储在至少一个存储单元中的数据。根据本发明的另一方面，一种读出存储在半导体器件中的至少一个存储单元中的数据的方法，该半导体器件包括布置在至少一条位线和至少一条字线交叉之处的区域中的至少一个存储单元，该方法包括操作根据预充电使能信号预充电至少一条位线；根据具有可变电压电平的控制信号和该至少一条位线的电压变化来控制该至少一条位线和读出线之间的连接；以及比较该读出线的电压与参考电压并且读出存储在该至少一个存储单元中的数据。该控制信号在预充电使能信号被激活的预充电时间段中可以具有第一电压电平，并且在过渡使能信号被激活的过渡时间段中可以具有小于第一电压电平的第二电压电平。至少一个存储单元可以是能够存储多电平数据的多电平单元(MLC)，并且第二电压电平可以改变为与该多电平数据当中的要被读出的数据的电平对应。所述预充电至少一条位线的操作可以包括操作根据预充电使能信号将读出线预充电到第一预充电电压；以及通过连接该读出线和该至少一条位线将该至少一条位线预充电到第二预充电电压，其中第二预充电电压与第一电压电平和预定阈值电压之间的差对应。所述控制连接的操作可以包括操作如果在过渡时间段中该至少一条位线的电压电平小于第二电压电平和预定阈值电压之间的差，则连接该至少一条位线和读出线。当至少一条位线和读出线连接时，读出线的电压电平可以减小到至少一条位线的电压电平，并且可以将至少一个存储单元感测为ON单元。所述控制连接的操作可以包括操作如果在过渡时间段中该至少一条位线的电压电平大于第二电压电平和预定阈值电压之间的差，则不连接该至少一条位线和读出线。当至少一条位线和读出线不连接时，读出线的电压电平可以不减小到至少一条位线的电压电平，并且可以将至少一个存储单元感测为OFF单元。该方法还可以包括操作在放电使能信号被激活的放电时间段中将至少一条位线的电压和读出线的电压放电。该方法还可以包括操作感测半导体器件的温度变化；以及根据感测的温度变化调节控制信号的电压电平，并且提供其电压电平被调节了的控制信号。通过下面结合附图对该实施例的描述，这些和/或其它方面将变得明显且更易理解，其中图1是根据本发明的实施例的半导体器件的框图；图2是示出了作为图1中的半导体器件的示例的半导体器件的一部分的电路图；图3是图2的半导体器件中的存储单元中包括的可变电阻器的剖视图；图4是示出了当可变电阻器包括在单位存储器件(single-bitmemorydevice)中时图3的可变电阻器的电阻分布的曲线；图5是示出了当可变电阻器包括在多位存储器件(multi-bitmemorydevice)中时图3的可变电阻器的电阻分布的曲线；图6是描述图2的半导体器件中的每个组件的操作的时序图；图7是描述在过渡时间段中半导体器件的操作的模型的电路图；图8是示出了作为图1中的半导体器件的另一个示例的半导体器件的一部分的电路图；图9是示出了包括在图8的半导体器件中的温度感测单元的示例的电路图；图10是示出了包括在图8的半导体器件中的温度感测单元的另一个示例的电路图；图11是示出了作为图1中的半导体器件的另一个示例的半导体器件的一部分的电路图；图12是根据本发明的实施例的读出半导体器件的数据的方法的流程图；图13是根据本发明的实施例的存储卡的示意图；和图14是根据本发明的实施例的电子系统的框图。具体实施例方式现在将详细参考实施例，附图中示出了其示例，其中相似的参考数字始终指代相似的元件。在这点上，本实施例可以具有不同的形式，并且不应该被理解为局限于这里阐述的描述。因此，下面将通过参考附图仅仅描述实施例以说明本说明书的各个方面。在附图中，为了描述的方便，配置元件可以被放大。这里使用的术语“和/或”包括相关列出项中的一个或多个的任意和所有组合。图1是根据本发明的实施例的半导体器件1的框图。参考图1，半导体器件1可以包括存储单元阵列10、行译码器20、列译码器30和读出单元40。读出单元40可以包括连接控制单元41、预充电单元42和读出放大单元43。在本实施例中，半导体器件1可以是能够存储预定数据的非易失性存储器件。存储单元阵列10可以包括多个存储块。多个存储块的每一个可以包括多个非易失性存储单元。非易失性存储单元可以分别位于多条字线WL和多条位线BL交叉之处的区域中。这里，非易失性存储单元可以是包括电阻性的随机存取存储器(RRAM)、相变RAM(PRAM)等的电阻性的存储单元、纳米浮动栅存储器(NFGM)、聚合体RAM(P0RAM)、磁RAM(MRAM)、铁电RAM(FeRAM)、电阻性的RAM(RRAM)或闪速存储单元。行译码器20可以译码行地址X_ADD，并且因而可以激活相应的字线WL。列译码器30可以译码列地址Y_ADD，并且因而可以激活相应的位线BL。读出单元40可以根据从列译码器30输出的信号，即根据由列译码器30激活的位线BL的电压电平1，读出存储在每个非易失性存储单元中的数据。在下文中，将详细描述包括在读出单元40中的前述组件。连接控制单元41可以根据具有可变电压电平的控制信号CON和从列译码器30输出的位线BL的电压电平V皿控制位线BL和读出线之间的连接。更详细地，当控制信号CON的电压电平Vcon与位线BL的电压电平V皿之间的差大于预定值时，连接控制单元41可以连接位线BL和读出线。这里，读出线可以连接在至少一条位线BL或至少一条全局位线GBL(未示出)和读出放大单元43之间。读出线可以被称为小位线或读出位线。读出线的长度可以显著短于至少一条位线BL或至少一条全局位线GBL的长度，因此读出线的电容可以显著小于至少一条位线BL或至少一条全局位线GBL的电容。因而，读出放大单元43可以通过读出读出线的电压电平Va，而不是至少一条位线BL或至少一条全局位线GBL的电压电平，来快速读出存储在存储单元中的数据，因此可以提高数据读出速度。预充电单元42可以根据预充电使能信号nPRE将该读出线预充电到第一预充电电压VPKE1。当读出线被预充电到第一预充电电压Vpkei时，连接到读出线的位线BL可以被预充电到第二预充电电压Vpke2。第二预充电电压Vpke2的电平可以小于第一预充电电压Vpkei的电平。读出放大单元43可以比较读出线的电压电平Va与参考电压Vkef，然后可以读出存储在与连接到该读出线的位线BL对应的存储单元中的数据。在实施例中，读出单元40还可以包括参考电压产生单元(未示出)，并且读出放大单元43可以接收由参考电压产生单元产生的参考电压VKEF。在另一个实施例中，读出放大单元43可以从外部源接收参考电压Vrefo图2是示出了作为图1中的半导体器件1的示例的半导体器件IA的一部分的电路图。参考图2，半导体器件IA可以包括至少一个存储单元MC、列译码器30和读出单元40。为了描述方便，在图2中仅仅示出了在图1的存储单元阵列10中包括的一个存储单元MC，但是包括在图1的存储单元阵列10中包括的其它存储单元MC可以被具体化为具有与该一个存储单元MC相似的配置。此外，列译码器30和读出单元40可以连接到包括在图1的存储单元阵列10中的多条位线BLi中的每一条。至少一个存储单元MC可以是电阻性的存储单元，包括选择器件D和可变电阻器R，可变电阻器R的电阻可以响应于施加于其的电压而变化。但是，至少一个存储单元MC不局限于电阻性的存储单元，并且因而可以是NFGM单元、PoRAM单元、MRAM单元、FeRAM单元、闪速存储单元等等。可变电阻器R的一个端子可以连接到位线BLi，而可变电阻器R的另一个端子可以连接到选择器件D。选择器件D的一个端子可以连接到可变电阻器R的所述另一个端子，而选择器件D的另一个端子可以连接到字线WLi。这里，选择器件D可以被形成为二极管，但是不限于此，并且可以被形成为包括晶体管的开关器件。列译码器30可以包括响应于列地址Yi导通或截止的开关器件。在本实施例中，开关器件可以被形成为第一η型金属氧化物半导体(nMOQ晶体管NMl，具有被施加列地址Yi的栅极。第一nMOS晶体管匪1可以在列地址Yi被使能时导通，因此连接到第一nMOS晶体管匪1的位线BLi可以被激活。因而，列译码器30可以向读出单元40提供位线BLi的电压电平I。连接控制单元41可以包括箝位单元411和放电单元412。箝位单元411可以根据具有可变电压电平的控制信号CON将位线BLi的电压电平Vbl箝位到恒定电压电平。更详细地，箝位单元411可以包括响应于控制信号CON导通或截止的开关器件。在本实施例中，开关器件可以被形成为第二nMOS晶体管匪2，具有被施加控制信号CON的栅极。当控制信号CON被使能时，第二nMOS晶体管匪2可以导通，因此第二nMOS晶体管匪2可以连接位线BLi和读出线，位线BLi和读出线连接到第二nMOS晶体管匪2的端子。放电单元412可以包括响应于放电使能信号PDIS导通或截止的多个放电器件。在本实施例中，多个放电器件可以被形成为第三和第四nMOS晶体管匪3和NM4，具有被施加放电使能信号PDIS的栅极。这里，第三和第四nMOS晶体管匪3和NM4的源极可以连接到地电压端子，以及第三和第四nMOS晶体管匪3和NM4的漏极可以分别连接到第二nMOS晶体管匪2的漏极和源极。当放电使能信号PDIS被激活时，第三和第四nMOS晶体管匪3和NM4可以导通，因此第三和第四nMOS晶体管匪3和NM4可以将位线BLi和读出线放电到地电压电平。预充电单元42可以根据预充电使能信号nPRE将该读出线的电压电平Va预充电到第一预充电电压Vpkei。更详细地，预充电单元42可以包括响应于预充电使能信号nPRE导通或截止的开关器件。在本实施例中，开关器件可以被形成为PMOS晶体管PM，具有施加预充电使能信号nPRE的栅极。这里，pMOS晶体管PM的源极可以连接到第一预充电电压Vpkei的端子，以及PMOS晶体管PM的漏极可以连接到读出线。当预充电使能信号nPRE被使能时，PMOS晶体管PM可以导通，因此读出线的电压电平Va可以被预充电到第一预充电电压VPKE1。读出放大单元43可以比较读出线的电压电平Va与参考电压Vkef，然后可以读出存储在存储单元MC中的数据。读出放大单元43的配置对本领域技术人员来说是显而易见的。图3是图2的半导体器件IA中的存储单元MC中包括的可变电阻器R的剖视图。参考图3，可变电阻器R可以包括下电极110、可变电阻材料层120和上电极130。可变电阻材料层120可以被形成在下电极110和上电极130之间。在另一个实施例中，可变电阻器100还可以包括在下电极110或可变电阻材料层120上的缓冲层(未示出)。下电极110和上电极130可以包括诸如抗氧化金属层或多晶硅层之类的导电材料。例如，抗氧化金属层可以包括从由钼(Pt)、铱(Ir)、氧化铱(IrO)、氮化钛(TiN)、氮化钛铝(TiAIN)、钨(W)、钼(Mo)、钌(Ru)和氧化钌(RuO)组成的组中选择出的至少一个，并且可以在缓冲层(未示出)形成之后形成。在本实施例中，下电极110和上电极130分别位于可变电阻材料层120之上和之下，但是下电极110和上电极130的布置不限于此。在另一个实施例中，下电极110和上电极130可以分别位于可变电阻材料层120的左侧和右侧。可变电阻材料层120可以包括基于钙钛矿的氧化物或过渡金属氧化物。例如，基于钙钛矿的氧化物可以包括PrHQixMnO3、LanCaxMnO3、Srfr03/SrTiO3、CrTiO3或Pb(Zr，Ti)03/Zni_xCdxS，并且过渡金属氧化物可以包括镍(Ni)、铌(Nb)、钛(Ti)、锆⑶、铪(Hf)、钴(Co)、铁0)、铜(Cu)、锰(Mn)、锌(Zn)或铬(Cr)。可变电阻材料层120的电阻可以响应于下电极110和上电极130之间的电压而变化。图4是当可变电阻器R包括在单位存储器件中时图3的可变电阻器R的电阻分布的曲线。参考图4，X轴指示包括可变电阻器R的单位存储器件的电阻，以及Y轴指示单位存储单元的数目。图3的可变电阻器R可以用作诸如根据可变电阻材料层120的阻抗状态存储数据‘0’或数据‘1’的单位非易失性存储器件之类的半导体器件。在本实施例中，假定数据‘1’对应于低阻抗状态，以及数据‘0’对应于高电阻状态。用于将数据‘1’写到可变电阻器R的操作可以被称为设置操作，以及用于将数据‘0’写到可变电阻器R的操作可以被称为重置操作。但是，操作不限于此。因而，在另一个实施例中，假定数据‘1’对应于高电阻状态，而数据‘0’对应于低电阻状态。在数据‘1’被写到单位非易失性存储器件的情况下，该单位非易失性存储器件可以对应于‘ON’状态，以及在数据‘0’被写到单位非易失性存储器件的情况下，该单位非易失性存储器件可以对应于‘OFF’状态。当单位非易失性存储器件处于‘OFF’状态时，阻抗可以具有显著大的值，例如电阻可以大于几ΜΩ。如上所述，当非易失性存储器件的电阻较大时，具有显著大的电阻的参考单元被布置在半导体器件IA中，并且比较非易失性存储器件的电阻与参考单元的电阻以便可以读出存储的数据。此外，提供参考电流的参考单元被布置在半导体器件IA中，并且比较非易失性存储器件中流动的电流与从参考单元提供的参考电流以便可以读出存储的数据。在参考单元被布置在半导体器件IA中的情况下，由于半导体器件IA的面积增大并且功耗也增大，因此引起问题。图5是当图3的可变电阻器R包括在多位存储器件中时可变电阻器R的电阻分布的曲线。参考图5，X轴指示包括可变电阻器R的多位存储器件的电阻，以及Y轴指示多位存储单元的数目。图3的可变电阻器R可以用作诸如根据可变电阻材料层120的电阻状态存储数据‘00’、数据‘01’、数据‘10’或数据‘11’的多位非易失性存储器件之类的半导体器件。在本实施例中，假定数据‘11’对应于低电阻状态，以及数据‘01’、数据‘10’和数据‘00’对应于高电阻状态。用于将数据‘11’写到可变电阻器R的操作可以被称为设置操作，以及用于将数据‘01’、数据‘10’和数据‘00’写到可变电阻器R的操作可以被称为重置操作。但是，操作不限于此。因而，在另一个实施例中，假定数据‘11’对应于高电阻状态，以及数据‘01’、数据‘10’和数据‘00’对应于低电阻状态。在数据‘11’被写到多位非易失性存储器件的情况下，该多位非易失性存储器件可以对应于‘ON’状态，以及在数据‘01’、数据‘10’和数据‘00’被写到多位非易失性存储器件的情况下，该多位非易失性存储器件可以对应于‘OFF’状态。当多位非易失性存储器件通过具有数据‘01’、数据‘10’或数据‘00’而处于‘OFF’状态时，电阻可以具有显著大的值，例如电阻可以大于几ΜΩ。如上所述，当非易失性存储器件的电阻较大时，具有显著大的电阻的参考单元被布置在半导体器件IA中，并且比较非易失性存储器件的电阻与参考单元的电阻以便可以读出存储的数据。此外，提供参考电流的参考单元被布置在半导体器件IA中，并且比较非易失性存储器件中流动的电流与从参考单元提供的参考电流以便可以读出存储的数据。在参考单元被布置在半导体器件IA中的情况下，由于半导体器件IA的面积增大并且功耗也增大，因此引起问题。此外，由于多位非易失性存储器件可以存储多位数据，因此半导体器件IA必须包括多个参考单元以便分开读出每个位的数据。在多个参考单元被布置在半导体器件IA中的情况下，由于半导体器件IA的面积增大并且功耗也增大，因此引起问题。图3的可变电阻器R可以用作诸如根据可变电阻材料层120的电阻状态存储数据‘000，、数据‘001，、数据‘010，、数据‘011，、数据‘100，、数据‘101，、数据，110，或数据‘111’的3位非易失性存储器件之类的半导体器件。此外，图3的可变电阻器R可以根据可变电阻材料层120的电阻状态用作诸如4或更多位的多位非易失性存储器件之类的半导体器件。图6是描述图2的半导体器件IA中的每个组件的操作的时序图。参考图6，放电使能信号PDIS被激活的时间段被称为放电时间段I，以及放电使能信号PDIS可以施加于包括在放电单元412中的第三和第四nMOS晶体管匪3和匪4的栅极。预充电使能信号nPRE被激活的时间段被称为预充电时间段II，以及预充电使能信号nPRE可以施加于包括在预充电单元42中的pMOS晶体管PM的栅极。过渡使能信号DEV被激活的时间段被称为过渡时间段III，以及过渡使能信号DEV可以施加于行译码器20或行驱动器(未示出)。过渡使能信号DEV被禁能的时间段被称为读出时间段IV，其在过渡时间段III之后。在放电时间段I中，放电使能信号PDIS可以被激活并且放电使能信号PDIS的电压电平VCC可以是逻辑‘高’。这里，预充电使能信号nPRE可以被禁能，并且预充电使能信号nPRE的电压电平VPP可以是逻辑‘高’。此外，此时，过渡使能信号DEV可以被禁能，并且过渡使能信号DEV的电压电平可以是逻辑‘高’。这里，控制信号CON的电压电平Vra可以对应于第一电压电平V1，并且字线WLi的电压电平可以是逻辑‘高’。在下文中，将详细描述在放电时间段I中每个组件的操作。当放电使能信号PDIS被激活时，包括在放电单元412中的第三和第四nMOS晶体管匪3和NM4导通，并且位线BLi和读出线SL被放电，因此位线BLi和读出线SL的电压电平可以对应于地电平。在预充电时间段II中，预充电使能信号PDIS可以被禁能并且放电使能信号PDIS的电压电平VCC可以是逻辑‘低’。这里，预充电使能信号nPRE可以被激活，并且预充电使能信号nPRE的电压电平VPP可以是逻辑‘低’。此外，此时，过渡使能信号DEV可以被禁能，并且过渡使能信号DEV的电压电平可以是逻辑‘高’。这里，控制信号CON的电压电平Vra可以对应于第一电压电平V1，并且字线WLi的电压电平可以是逻辑‘高’。在下文中，将详细描述在预充电时间段II中每个组件的操作。当预充电使能信号nPRE被激活时，包括在预充电单元42中的pMOS晶体管PM导通，因此读出线SL的电压电平可以增大到第一预充电电压Vpkei。这里，第一预充电电压Vpkei可以对应于连接到pMOS晶体管PM的源极的电压端子的电压电平。此外，当控制信号CON的电压电平Vra对应于第一电压电平V1时，包括在箝位单元411中的第二nMOS晶体管匪2导通，因此位线BLi的电压电平可以增大到第二预充电电压VPKE2。这里，第二预充电电压Vpke2可以对应于第一电压电平V1和第二nMOS晶体管NM2的阈值电压Vth之间的差(即，V1-Vth)。在过渡时间段III中，放电使能信号PDIS可以被禁能并且放电使能信号PDIS的电压电平VCC可以是逻辑‘低’。这里，预充电使能信号nPRE可以被禁能，并且预充电使能信号nPRE的电压电平VPP可以是逻辑‘高’。此外，此时，过渡使能信号DEV可以被激活，并且过渡使能信号DEV的电压电平可以是逻辑‘低’。这里，控制信号CON的电压电平Vra可以对应于第二电压电平V2，第二电压电平V2与第一电压电平V1相比减小了预定的临界值，并且字线WLi的电压电平可以是逻辑‘低’。这里，控制信号CON的第二电压电平V2可以根据要被读出的数据的电阻电平(resistancelevel)变化。在示例中，如果存储单元MC是2位存储单元，则第二电压电平V2可以是V1-Ci^1Ia、和V1Ia中的一个，并且更详细地，要被读出的数据的电阻电平越高，第二电压电平V2越高。因而，在图5的曲线中，在数据‘00’将要被读出的情况下，第二电压电平V2可以是V1-α，在数据‘10’将要被读出的情况下，第二电压电平V2可以是α，在数据‘01’将要被读出的情况下，第二电压电平％可以是V1Ici。在另一个示例中，如果存储单元MC是3位存储单元，则第二电压电平V2可以是V1-Ci、Α-2α、Α-3α、Α-4α、V「5a、V1ICI、和V1-Ta中的一个，并且在这种情况下，要被读出的数据的电阻电平越高，第二电压电平V2越高。在下文中，将详细描述在过渡时间段III中每个组件的操作。控制信号CON的第二电压电平V2具有第二电压电平V2，并且在本实施例中，第二电压电平V2被称为V1-CI。当控制信号CON从第一电压电平V1转变到第二电压电平V2(S卩，V1-Ci)时，第二nMOS晶体管匪2的栅-源电压(Vgs=V2-Vm=(V1-Q)-(V1-Vth))减小到等于或小于第二nMOS晶体管匪2的阈值电压Vth的电压，因此位线BLi和读出线SL之间的连接断开。因而，位线BLi的电压电平Vm可以根据存储在存储单元MC中的数据缓慢减小。随着位线BLi的电压电平Vbu的减小，当第二nMOS晶体管匪2的栅-源电压Vgs等于或大于第二nMOS晶体管匪2的阈值电压Vth时，即在Vgs>Vth的情况下，第二nMOS晶体管匪2可以导通，因此位线BLi和读出线SL可以重新连接。更详细地，当位线BLi的电压电平Vm大于控制信号CON的第二电压电平V2(BPjV1-Q)与第二nMOS晶体管NM2的阈值电压Vth之间的差时，即在Vbu>V1-α-Vth的情况下，栅-源电压Vgs等于或大于第二nMOS晶体管匪2的阈值电压Vth，因此第二nMOS晶体管匪2可以导通。图7是描述在过渡时间段III中半导体器件IA的操作的模型的电路图。参考图7，位线BLi的电容可以被建模为第一电容器以及读出线SL的电容可以被建模为第二电容器Ca。这里，位线BLi的长度可以显著大于读出线SL的长度，因此第一电容器可以显著大于第二电容器Ca，例如第一电容器(皿的值可以大约是第二电容器Csl的值的10倍。在过渡时间段III中，当位线BLi的电压电平Vm减小以使得位线BLi的电压电平Vm大于控制信号CON的第二电压电平V2与第二nMOS晶体管匪2的阈值电压Vth之间的差时，第二nMOS晶体管匪2导通，因而可以在位线BLi和读出线SL之间实现电荷共享。因而，在预充电时间段II中被预充电到第一预充电电压Vpkei的读出线SL的电压电平Va可以减小到位线BLi的电压电平Vm。这里，读出放大单元43通过比较参考电压Vkef与具有第二电容器Ca(其值显著小于第一电容器Q的值)的读出线SL的电压电平Va，可以快速且容易地读出数据。反过来参考图6中，在读出时间段IV中，放电使能信号PDIS可以被禁能并且放电使能信号PDIS的电压电平VCC可以是逻辑‘低’。这里，预充电使能信号nPRE可以被禁能，并且预充电使能信号nPRE的电压电平VPP可以是逻辑‘高’。此外，此时，过渡使能信号DEV可以被禁能，并且过渡使能信号DEV的电压电平可以是逻辑‘高’。这里，控制信号CON的电压电平V·可以对应于第二电压电平V2，第二电压电平V2与第一电压电平V1相比减小了预定的临界值，并且字线WLi的电压电平可以是逻辑‘低’。在下文中，将详细描述在读出时间段IV中每个组件的操作。当位线BLi的电压电平Vbu减小到等于或小于预定值的值时，第二nMOS晶体管匪2导通，因此在位线BLi和读出线SL之间实现电荷共享，读出线SL的电压电平Va减小到位线BLi的电压电平VBU。这里，读出放大单元43可以比较读出线SL的电压电平Va与参考电压Vkef，然后可以将存储单元MC感测为ON单元。但是，当位线BLi的电压电平Vbu没有减小到等于或小于预定值的值时，第二nMOS晶体管匪2截止，并且在位线BLi和读出线SL之间不存在电荷共享，读出线SL的电压电平Va保持第一预充电电压Vpkei。这里，读出放大单元43可以比较读出线SL的电压电平Va与参考电压Vkef，然后可以将存储单元MC感测为OFF单元。在本实施例中，由于在过渡时间段III中控制信号CON的第二电压电平V2是V1-α，因此如果存储单元MC被读出放大单元43感测为ON单元，则存储在存储单元MC中的数据可以是‘11’、‘01’和‘10’中的一个，并且如果存储单元MC被读出放大单元43感测为OFF单元，则存储在存储单元MC中的数据可以是‘00’。在另一个实施例中，当在过渡时间段III中控制信号CON的第二电压电平V2是Vf2α时，如果存储单元MC被读出放大单元43感测为ON单元，则存储在存储单元MC中的数据可以是‘11’或‘01’，以及如果存储单元MC被读出放大单元43感测为OFF单元，则存储在存储单元MC中的数据可以是‘10’或‘00’。在另一个实施例中，当在过渡时间段III中控制信号CON的第二电压电平V2是A-3α时，如果存储单元MC被读出放大单元43感测为ON单元，则存储在存储单元MC中的数据可以是‘11’，以及如果存储单元MC被读出放大单元43感测为OFF单元，则存储在存储单元MC中的数据可以是‘01’、‘10’和‘00’中的一个。图8是示出了作为图1中的半导体器件1的另一个示例的半导体器件IB的一部分的电路图。参考图8，半导体器件IB可以包括至少一个存储单元MC、列译码器30和读出单元40’。读出单元40’可以包括连接控制单元41’、预充电单元42和读出放大单元43。除读出单元40’的配置之外，根据本实施例的半导体器件IB基本上与图2的半导体器件IA相似。因而，上面参考图2描述的内容可以同样适用于根据本实施例的至少一个存储单元MC和列译码器30。连接控制单元41’可以包括箝位单元411、放电单元412、温度感测单元413和控制信号提供单元414。根据本实施例的箝位单元411和放电单元412可以基本上与根据图2的前一实施例的箝位单元411和放电单元412相似。因而，上面参考图2描述的内容可以同样适用于根据本实施例的箝位单元411和放电单元412。包括在半导体器件IB中的第一至第四nMOS晶体管NMl、NM2、NM3和NM4的阈值电压可以根据环境温度的变化而变化。更详细地，当环境温度升高时，第一至第四nMOS晶体管匪1、匪2、匪3和NM4的阈值电压可以减小。在本实施例中，通过改变施加于包括在箝位单元411中的第二nMOS晶体管匪2的控制信号CON的电压电平Vra，以及通过比较第二nMOS晶体管匪2的阈值电压Vth与位线BLi的电压电平Vbu和控制信号CON的电压电平Vra之间的差，可以读出存储在存储单元MC中的数据。因而，当第二nMOS晶体管匪2的阈值电压Vth由于环境温度的变化而变化时，可能不能准确地读出存储在存储单元MC中的数据，因此必须补偿环境温度的变化。温度感测单元413可以感测半导体器件IB周围的温度变化。将参考图9至11详细描述温度感测单元413的示例。控制信号提供单元414可以根据由温度感测单元413感测的温度变化调节控制信号CON的电压电平，并且可以将具有调节后的电压电平的控制信号CON提供给包括在箝位单元411中的第二nMOS晶体管匪2的栅极。因而，尽管第二nMOS晶体管匪2的阈值电压Vth由于半导体器件IB周围的温度变化而变化，但是控制信号提供单元414可以为第二nMOS晶体管匪2提供其电压电平根据温度变化而调节的控制信号C0N，因此半导体器件IB可以准确地读出存储在存储单元MC中的数据。图9是示出了包括在图8的半导体器件IB中的温度感测单元413的示例的电路图。参考图9，温度感测单元414A可以包括第一至第三电流源CS1、CS2和CS3、第一至第三晶体管Ql、Q2和Q3、减法单元4141、放大单元4142和修改单元MOD。第一至第三电流源CS1、CS2和CS3可以提供具有预定电平的电流。例如，第一电流源CSl可以提供第一电流51，第二电流源CS2可以提供第二电流I，以及第三电流源CS3可以提供第三电流Iteim。第一至第三晶体管Q1、Q2和Q3可以是二极管连接的，以及第一至第三晶体管Q1、Q2和Q3可以分别连接到第一至第三电流源CS1、CS2和CS3。这里，第三晶体管Q3的端子的电压可以是Vbe，第一晶体管Ql的集电极和第二晶体管Q2的集电极之间的电压可以是AVBE。随着半导体器件IB的环境温度升高，AVbe可以增大。减法单元4141可以计算第一晶体管Ql的集电极的电压和第二晶体管Q2的集电极的电压之间的差。因而，来自于减法单元4141的输出可以对应于ΔνΒΕ。放大单元4142可以放大来自于减法单元4141的输出(即，ΔνΒΕ)。例如，放大单元4142可以将来自于减法单元4141的输出(即，ΔVbe)放大16倍。修改单元MOD可以对来自于放大单元4142的输出和第三晶体管Q3的集电极电压Vbe执行Σ-δ修改。更详细地，修改单元MOD可以包括第一和第二开关SWl和SW2、加法器4143、环路滤波器4144、量化单元4145和反相器4146，这里省略对于每一个组件的详细描述。图10是示出了包括在图8的半导体器件IB中的温度感测单元413的另一个示例的电路图。参考图10，温度感测单元414B可以包括第一和第二电压提供单元VGl和VG2以及比较单元COM。第一电压提供单元VGl可以包括第一至第六晶体管Tl至T6、读出晶体管Tx和第一电阻器Rl，以及第二电压提供单元VG2可以包括第二和第三电阻器R2和Rx以及第七晶体管T7。第一电压提供单元VGl可以提供第一电压。第一电压(VCTAT)可以与绝对温度互补，即与绝对温度线性地成反比。第二电压提供单元VG2可以提供第二电压。第二电压(VPTAT)可以与绝对温度成比例，即与绝对温度线性地成比例。比较单元COM可以比较第一电压VCTAT与第二电压VPTAT，并且可以将比较结果提供给第七晶体管T7的栅极。当半导体器件IB的环境温度下降时，第一电压VCTAT可以增大并且第二电压VPTAT可以减小。此时，比较单元COM可以比较第一电压VCTAT与第二电压VPTAT，并且可以提供逻辑‘高’电平的输出。当半导体器件IB的环境温度升高时，第一电压VCTAT可以减小并且第二电压VPTAT可以增大。此时，比较单元COM可以比较第一电压VCTAT与第二电压VPTAT，并且可以提供逻辑‘低’电平的输出。图11是示出了作为图1中的半导体器件1的另一个示例的半导体器件IC的一部分的电路图。参考图11，半导体器件IC可以包括存储单元阵列10’和读出单元40”。上面参考图2的半导体器件IA描述的内容和上面参考图8的半导体器件IB描述的内容可以同样适用于根据本实施例的半导体器件1C。具体地，读出单元40”可以具有与图2的读出单元40或图8的读出单元40’相似的配置。存储单元阵列10’可以包括第一至第四存储块11、12、13和14、第一至第四局部列译码器IXD1、IXD2、IXD3和IXD4、以及第一和第二全局列译码器GOTl和G⑶2。尽管在图11中示出了四个存储块，但是存储单元阵列10’可以包括四个或更多存储块。同样，尽管在图11中示出了四个局部列译码器，但是存储单元阵列10’可以包括四个或更多局部列译码器。同样，尽管在图11中示出了两个全局列译码器，但是存储单元阵列10’可以包括两个或多个全局列译码器。第一存储块11可以包括位于字线WL11和位线BL11相交的区域处的存储单元MCn。尽管在图11中没有示出，但是本领域技术人员显然可知，第一存储块11可以包括更多的存储单元。当第一局部列地址LY11被激活时，第一局部列译码器IXDl可以导通，然后可以将位线BL11连接到全局位线GLB115第二存储块12可以包括位于字线WL12和位线BL12相交的区域处的存储单元MC12。尽管在图11中没有示出，但是本领域技术人员显然可知，第二存储块12可以包括更多的存储单元。当第二局部列地址LY12被激活时，第二局部列译码器IXD2可以导通，然后可以将位线BL12连接到全局位线GLB2。第三存储块13可以包括位于字线WL21和位线BL21相交的区域处的存储单元MC21。尽管在图11中没有示出，但是本领域技术人员显然可知，第三存储块13可以包括更多的存储单元。当第三局部列地址LY21被激活时，第三局部列译码器IXD3可以导通，然后可以将位线BL21连接到全局位线GLB115第四存储块14可以包括位于字线WL21和位线BL22相交的区域处的存储单元MC22。尽管在图11中没有示出，但是本领域技术人员显然可知，第四存储块14可以包括更多的存储单元。当第四局部列地址LY22被激活时，第四局部列译码器IXD4可以导通，然后可以将位线BL22连接到全局位线GLB2。当第一全局列地址GY1被激活时，连接到全局位线GLB1的位线BL11和BL21可以共同连接到包括在读出单元40’中的读出线，以使得读出单元40’可以读出存储在连接到位线BL11和BL21的存储单元MC11和MC21中的数据。类似地，当第二全局列地址GY2被激活时，连接到全局位线GLB2的位线BL12和BL22可以共同连接到包括在读出单元40’中的读出线，以使得读出单元40’可以读出存储在连接到位线BL12和BL22的存储单元MC12和MC22中的数据。图12是示出了根据本发明的实施例的读出半导体器件的数据的方法的流程图。参考图12，根据本实施例的读出数据的方法包括读出存储在图1至11所示的半导体器件中的数据。因而，上面参考图1至11描述的内容可以应用于根据本实施例的读出数据的方法。在操作SllO中，根据预充电使能信号将读出线预充电到第一预充电电压。在操作S120中，读出线和位线连接，以使得位线被预充电到第二预充电电压。这里，第二预充电电压的电平可以小于第一预充电电压的电平。在操作S130中，根据具有可变电压电平的控制信号以及预充电的位线的电压变化控制位线和读出线之间的连接。这里，控制信号在预充电使能信号被激活的预充电时间段中可以具有第一电压电平，并且在过渡使能信号被激活的过渡时间段中可以具有小于第一电压电平的第二电压电平。更详细地，在过渡使能信号被激活的过渡时间段中，当位线的电压电平小于第二电压电平和预定的阈值电压之间的差时，位线和读出线可以连接。但是，当在过渡时间段中位线的电压电平大于第二电压电平和预定的阈值电压之间的差时，位线和读出线可以不连接。在操作S140中，比较读出线的电压电平与参考电压，然后读出存储在存储单元中的数据。更详细地，当位线和读出线连接时，读出线的电压电平可以减小到位线的电压电平，并且可以将存储单元感测为ON单元。但是，当位线和读出线没有连接时，读出线的电压电平可以不减小到位线的电压电平，并且可以将存储单元感测为OFF单元。在实施例中，读出数据的方法还可以包括在放电时间段中将位线和读出线的电压放电的操作。在另一个实施例中，该读出数据的方法还可以包括感测半导体器件周围的温度变化、根据感测的温度变化调节控制信号的电压电平、以及提供其电压电平被调节了的控制信号的操作。图13是根据本发明的实施例的存储卡200的示意图。参考图13，存储卡200可以包括被布置为交换电信号的控制器210和存储器220。例如，当控制器210命令时，存储器220可以发送数据。存储器220可以包括根据一个或多个实施例的半导体器件。存储卡200可以用在各种存储器件中，所述存储器件包括存储棒卡、智能媒体(SM)卡、安全数字(SD)卡、迷你SD卡或多媒体卡(MMC)。图14是根据本发明的实施例的电子系统300的框图。参考图14，电子系统300可以包括处理器310、存储器320、输入/输出(I/O)设备330和接口340。电子系统300可以是移动系统或发送或接收信息的系统。移动系统可以是个人数字助理(PDA)、便携式计算机、网络浏览板(webtablet)、无线电话机、移动电话机、数字音乐播放器或存储卡。处理器310可以运行以执行程序并控制电子系统300。这里，处理器310可以是微处理器、数字信号处理器、微控制器等等。I/O设备330可以用在电子系统300的数据的输入/输出中。电子系统300可以通过使用I/O设备330连接到包括个人计算机(PC)的外部设备或网络，并且可以与外部设备交换数据。这里，I/O设备330可以是键区、键盘或显示器。存储器320可以存储用于处理器310的操作的代码和/或数据，和/或可以存储由处理器310处理的数据。这里，存储器320可以包括根据一个或多个实施例的半导体器件。接口340可以是电子系统300和外部设备之间的数据传输通道。处理器310、存储器320、I/O设备330和接口340可以经由总线350彼此通信。例如，电子系统300可以用在移动电话机、MPEG-I音频第3层(MP3)播放器、导航设备、便携式多媒体播放器(PMP)、固态驱动器(SSD)或家用电器中。根据一个或多个实施例，可以通过响应于具有根据要被读出的数据的可变电压电平的控制信号以及根据存储在存储单元中的数据的位线的电压电平来控制位线和读出线之间的连接，来读出存储在半导体器件中的数据。因而，半导体器件不必包括单独的参考单元，因此半导体器件的面积和功耗可以降低。具体地，多电平存储单元不必包括多个参考单元，因此半导体器件的面积和功耗可以进一步降低。此外，根据一个或多个实施例，可以按照将具有小电容的读出线的电压而不是具有大电容的位线的电压与参考电压进行比较的方式，来读出存储在存储单元中的数据，以使得可以提高数据读出速度。应当理解，在其中描述的示范性实施例应该被认为是描述的意义上的而不是限制的目的。每个实施例内的特征或方面的描述应当通常被认为是可以用在其它实施例中其它相似的特征或方面。权利要求1.一种半导体器件，包括存储单元阵列，包括位于至少一条位线和至少一条字线相交的区域中的至少一个存储单元；和读出单元，被配置为读出存储在该至少一个存储单元中的数据，其中该读出单元包括连接控制单元，被配置为根据具有可变电压电平的控制信号和该至少一条位线的电压电平来控制该至少一条位线和读出线之间的连接；和读出放大单元，被配置为比较该读出线的电压与参考电压并且读出存储在该至少一个存储单元中的数据。2.如权利要求1所述的半导体器件，其中该读出单元还包括预充电单元，其根据预充电使能信号将该读出线预充电到第一预充电电压。3.如权利要求2所述的半导体器件，其中该控制信号在该预充电使能信号被激活的预充电时间段中具有第一电压电平，并且在过渡使能信号被激活的过渡时间段中具有小于第一电压电平的第二电压电平。4.如权利要求3所述的半导体器件，其中该至少一个存储单元是能够存储多电平数据的多电平单元(MLC)，以及其中改变该第二电压电平以对应于该多电平数据当中的要被读出的数据的电平。5.如权利要求3所述的半导体器件，其中该至少一个存储单元是能够存储分别与多个电阻电平对应的多电平数据的多电平电阻性的存储单元，以及其中改变该第二电压电平以与该多电平数据当中的要被读出的数据的电阻电平成正比。6.如权利要求3所述的半导体器件，其中该连接控制单元包括箝位单元，其连接在该至少一条位线和读出线之间并且根据控制信号将该至少一条位线箝位到恒定电压电平。7.如权利要求6所述的半导体器件，其中该箝位单元包括开关器件，其响应于该控制信号导通或截止，从而连接该至少一条位线和读出线。8.如权利要求7所述的半导体器件，其中该连接控制单元在该预充电时间段中连接该至少一条位线和该读出线，由此该至少一条位线被预充电到与所述第一电压电平和所述开关器件的阈值电压之间的差对应的第二预充电电压。9.如权利要求7所述的半导体器件，其中如果在该过渡时间段中该至少一条位线的电压电平小于所述第二电压电平和所述开关器件的阈值电压之间的差，则该连接控制单元连接该至少一条位线和该读出线。10.如权利要求9所述的半导体器件，其中，当该至少一条位线和该读出线连接时，该读出线的电压电平减小到该至少一条位线的电压电平，以及其中该读出放大单元将该至少一个存储单元感测为接通(ON)单元。11.如权利要求7所述的半导体器件，其中如果在该过渡时间段中该至少一条位线的电压电平大于所述第二电压电平和所述开关器件的阈值电压之间的差，则该连接控制单元不连接该至少一条位线和该读出线。12.如权利要求11所述的半导体器件，其中，当该至少一条位线和该读出线不连接时，该读出线的电压电平保持在所述第一预充电电压，以及其中该读出放大单元将该至少一个存储单元读出为截止(OFF)单元。13.如权利要求7所述的半导体器件，其中该连接控制单元连接到该开关器件的每个端子，并且还包括至少两个放电器件，用于在放电使能信号被激活的放电时间段中将该至少一条位线的电压和该读出线的电压放电。14.如权利要求7所述的半导体器件，其中该连接控制单元还包括温度感测单元，被配置为感测该半导体器件的温度变化以便根据环境温度的变化补偿该开关器件的阈值电压的变化；和控制信号提供单元，被配置为根据感测的温度变化调节所述控制信号的电压电平，并且向所述开关器件提供其电压电平被调节了的控制信号。15.如权利要求1所述的半导体器件，其中该半导体器件在没有提供参考电流的参考单元的情况下读出存储在该至少一个存储单元中的数据。16.一种读出存储在半导体器件中的至少一个存储单元中的数据的方法，该半导体器件包括位于至少一条位线和至少一条字线相交的区域中的至少一个存储单元，该方法包括根据预充电使能信号预充电该至少一条位线；根据具有可变电压电平的控制信号和该至少一条位线的电压变化来控制该至少一条位线和读出线之间的连接；以及比较该读出线的电压与参考电压并且读出存储在该至少一个存储单元中的数据。17.如权利要求16所述的方法，其中该控制信号在该预充电使能信号被激活的预充电时间段中具有第一电压电平，并且在过渡使能信号被激活的过渡时间段中具有小于所述第一电压电平的第二电压电平。18.如权利要求17所述的方法，其中该至少一个存储单元是能够存储多电平数据的多电平单元(MLC)，以及其中改变该第二电压电平以对应于该多电平数据当中的要被读出的数据的电平。19.如权利要求17所述的方法，其中该至少一条位线的预充电包括根据该预充电使能信号将该读出线预充电到第一预充电电压；以及通过连接该读出线和该至少一条位线，将该至少一条位线预充电到第二预充电电压，其中该第二预充电电压对应于所述第一电压电平和预定的阈值电压之间的差。20.如权利要求17所述的方法，其中该控制连接的步骤包括如果在该过渡时间段中该至少一条位线的电压电平小于所述第二电压电平和预定的阈值电压之间的差，则连接该至少一条位线和该读出线。21.如权利要求20所述的方法，其中，当该至少一条位线和该读出线连接时，该读出线的电压电平减小到该至少一条位线的电压电平，以及其中该至少一个存储单元被感测为接通(ON)单元。22.如权利要求17所述的方法，其中该控制连接的步骤包括如果在该过渡时间段中该至少一条位线的电压电平大于所述第二电压电平和预定的阈值电压之间的差，则不连接该至少一条位线和该读出线。23.如权利要求22所述的方法，其中，当该至少一条位线和该读出线不连接时，该读出线的电压电平不减小到该至少一条位线的电压电平，以及其中该至少一个存储单元被读出为截止(OFF)单元。24.如权利要求16所述的方法，还包括在放电使能信号被激活的放电时间段中将该至少一条位线的电压和读出线的电压放电。25.如权利要求16所述的方法，还包括感测该半导体器件的温度变化；以及根据感测的温度变化调节该控制信号的电压电平，以及提供其电压电平被调节了的控制信号。全文摘要一种半导体器件和读出半导体器件的数据的方法，该半导体器件包括存储单元阵列，包括布置在至少一条位线和至少一条字线交叉之处的区域中的至少一个存储单元；和读出单元，读出存储在该至少一个存储单元中的数据，其中该读出单元包括连接控制单元，根据具有可变电压电平的控制信号和该至少一条位线的电压电平控制该至少一条位线和读出线之间的连接；和读出放大单元，比较读出线的电压与参考电压并且读出存储在至少一个存储单元中的数据。文档编号G11C7/18GK102543153SQ20111027750公开日2012年7月4日申请日期2011年9月19日优先权日2010年12月7日发明者丁亨洙,崔贤植,申在光,金镐正申请人:三星电子株式会社