专利名称：非易失性半导体存储器设备的制作方法
技术领域：
本发明涉及包括可变电阻元件的非易失性半导体存储器设备，该可变电阻元件具有第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，其中金属氧化物在初始状态是绝缘体，其电阻通过成形工艺减小，其电阻状态通过在成形工艺之后在第一和第二电极之间施加的电压而在两个或更多不同电阻状态之间变化， 且在变化之后的电阻状态以非易失性方式维持。
背景技术：
与诸如便携式电子设备的移动设备的突破相结合，闪存被广泛地用作高容量和不昂贵的非易失性存储器，其即使在断电状态也能够保持存储的数据。然而，最近，因为看到了闪存微型化的限制，诸如MRAM (磁电阻随机存取存储器)、PCRAM (相变随机存取存储器)、 CBRAM (导电桥接随机存取存储器)或RRAM (电阻随机存取存储器)的非易失性存储器得到积极发展。在这些非易失性存储器中，因为可以通过施加的电压执行高速写入、简单的二元过渡金属氧化物可以用于其材料，使得制作简单，且与现有CMOS工艺的相似性高，RRAM吸引了注意。常规地已经报告，电阻变化由用作可以在RRAM中使用的电阻变化材料的很多金属氧化物中的施加脉冲电压导致。例如，电阻切换元件(可变电阻元件)可以通过夹置由诸如ft~xCai_xMn03 (PCMO)的三元钙钛材料形成的金属氧化物薄膜的两端形成，或者由金属电极之间的 Ni、Co、Ti、Fe、Cu、Ta、Hf、Zr、Nb 或Al 形成(参考 W. W. Zhuang, et al. , "Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)”， IEDM Technical Digest, pp. 193—196， December, 2002 和 Baek, I. G. et al. , "Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses，，， IEDM Technical Digest, pp. 587-590，2004)。此后，为了方便描述，用在RRAM中的电阻切换元件被称为“可变电阻元件”以与不同于RRAM的存储器中使用的电阻变化元件区分开来。在上述材料中，对于金属氧化物材料和金属电极材料的何种组合导致最佳特性，积累了一些实践知识。例如，已知可以通过针对诸如Ti和Ta的氧化物的η型金属氧化物使用诸如Pt的具有大功函数的材料作为电极且针对诸如Co或M的氧化物的ρ型金属氧化物使用诸如Ti或Ta的具有小功函数的材料作为电极，可以实现优选切换。因此，认为，RRAM的电阻切换动作优选地在金属氧化物和电极之间具有肖特基势垒的结界面中执行(参考日本专利No. 40883Μ)。同时，已知相对于元件的每个动作模式适当地控制串联连接到可变电阻元件的负载电阻的值是重要的， 且适当地在可变电阻元件和负载电阻之间分布施加的电压是重要的。另外，对于通过施加的电压改变电阻的金属氧化物的电阻变化的机制，认为，在钙钛材料、Ti氧化物或Ni氧化物的情况中，电阻变化通过氧化物中氧缺陷的产生和消失或通过电场导致的其运动而引起。同时，在出货之前对于诸如RRAN的非易失性半导体存储器设备执行各种测试(诸
6如功能测试或质量测试)，且仅经过测试的芯片或区块(存储器单元阵列的一部分)作为产品出货。此时，专用于单独产品的信息(诸如在存储器单元阵列的一部分中的存储器单元用于冗余补救的情况中的补救信息、诸如在缺陷区块的一部分不被使用的情况中的缺陷区块地址的信息，或者产品信息(诸如产品号)等)被编程在提供为用于存储特定信息的非易失性存储器元件中，以执行用于缺陷存储器单元的冗余补救、使缺陷区块失效且保持产品信息。同时，对于用于存储用户数据的存储器单元阵列，所有存储器单元被统一设置在相同的存储状态且在正常出货时不存储特定信息。作为产品出货的非易失性存储器设备一般通过树脂密封等安装在封装中，且在用户端，焊接在预定基板上且结合在最终产品中。此时，由于在用户端的诸如焊料回流处理 (诸如在约沈0 °c执行的高温处理)的高温处理，而意外写入存储在用于存储特定信息的非易失性存储器元件中的产品特定信息的情况中，存在这种可能性冗余补救和缺陷区块的失效不能正常地工作，这导致动作故障。另外，当产品信息被写入时，当市场上的缺陷出现时，在生产阶段的正确历史信息不能被获知，使得难以分析缺陷。再者，当用于存储用户数据的存储器单元阵列的数据被部分地写入时，用户将怀疑产品是其中编程了一些数据的已使用产品或者是缺陷产品。因而，本发明人检查是否存在这种可能性出货之后在用户端使用可变电阻元件时由于高温处理，写入可变电阻元件的电阻状态(存储的信息)，该可变电阻元件包括第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器， 其中金属氧化物在初始状态是绝缘体，其电阻通过成形工艺减小，其电阻状态在成形工艺之后通过在第一电极和第二电极之间施加的电压在两个或更多电阻状态之间变化，且在变化之后的电阻状态以非易失性方式维持。因而，已经确认，当在正常编程条件(标准编程条件设置为满足产品规范)下执行用于将可变电阻元件的电阻状态从高电阻状态变化为低电阻状态的电阻减小动作时，在编程到低电阻状态的可变电阻元件在150°C或更高的高温下置于未偏置状态之后，在若干小时内可变电阻元件的电阻增加到多于2倍，且已经确认，温度越高，电阻增加得越快。再者，通过本申请的发明人的认真研究发现，在实际使用中，通过在编程条件下进一步减小可变电阻元件的电阻以使得和正常编程条件相比电阻状态更低，可以在可允许的程度明显防止在置于上述高温之后从低电阻状态到高电阻状态的电阻变化。再者，对于已经在正常编程条件下编程到高电阻状态的可变电阻元件，即使它被置于类似于上面的高温时，尽管电阻具有小的增加(至于几个百分比)，在实际使用中有问题的大电阻变化没有被证实。
发明内容
鉴于以下事实提出本发明对于通过施加的电压在两个或更多不同状态之间改变电阻状态且在变化之后以非易失性方式维持电阻状态的可变电阻元件，可以在出货之后在焊料回流处理所需的高温下产生从低电阻状态到高电阻状态的电阻变化，且本发明的目的是提供一种在约260°C的高温下在数据记忆特性方面优越的非易失性半导体存储器设备。为了获得该目的，根据本发明，在非易失性半导体存储器设备中，包括用于存储用户数据的存储器单元阵列，其通过布置多个存储器单元提供，每个存储器单元设置有可变
7电阻元件，该可变电阻元件具有第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，该金属氧化物在初始状态是绝缘体，该可变电阻元件的电阻通过成形工艺减小，在成形工艺之后通过在第一和第二电极之间施加电压，该可变电阻元件的电阻状态在两个或更多不同电阻状态之间变化，且变化之后的电阻状态以非易失性方式维持，
该非易失性半导体存储器设备提供为具有第一特性在存储器单元阵列用于存储用户数据之前的未使用状态中，存储器单元阵列中的所有存储器单元的可变电阻元件被设置为两个或更多不同电阻状态的最高电阻状态，并且，
提供该非易失性半导体存储器设备中的编程方法，其具有第一特征在存储器单元阵列用于存储用户数据之前的未使用状态中，存储器单元阵列中的所有存储器单元的可变电阻元件被设置为两个或更多不同电阻状态的最高电阻状态。另外，为了获得上述目的，根据本发明，在非易失性半导体存储器设备中，包括存储器单元阵列，用于存储用户数据；特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及以将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作，
该非易失性半导体存储设备提供为具有第二特性在存储器单元阵列用于存储用户数据之前的未使用状态中，和当编程电路执行存储器单元阵列中的可变电阻元件的电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一增加的增强施加条件下，特定存储器区域的可变电阻元件的至少一部分的电阻通过电阻减小动作减小，以及
非易失性半导体存储器设备中的编程方法提供为具有第二特性在存储器单元阵列用于存储用户数据之前的未使用状态中，和当编程电路执行存储器单元阵列中的可变电阻元件的电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一增加的增强施加条件下，特定存储器区域的可变电阻元件的至少一部分的电阻通过电阻减小动作减小。另外，为了获得上述目的，根据本发明，在非易失性半导体设备中，包括存储器单元阵列，用于存储用户数据；特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作，
该非易失性半导体存储设备提供为具有第三特性和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，当编程电路在存储器单元阵列中的可变电阻元件中编程用户数据时，编程电路执行电阻减小动作，并且
非易失性半导体存储器设备中的编程方法的特征在于第三特征和当对未使用状态中的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，当编程电路在存储器单元阵列中的可变电阻元件中编程用户数据时，编程电路执行电阻减小动作。另外，在本说明书的描述中，用户表示在出货之后非易失性半导体存储器设备的用户，且用户数据表示将要被用户存储在非易失性半导体存储器设备中的数据。另外，本发明提供在第一特性、第二特性和第三特性中具有至少两个特性的非易失性半导体存储器设备和非易失性半导体存储器设备中的编程方法。另外，第二特性和第三特性在特定存储器区域和存储器单元阵列的电阻减小动作中具有相同的编程条件相对关系，尽管电阻减小动作的聚焦视点不同。再者，根据具有第一、第二或第三特性的非易失性半导体存储器设备或非易失性半导体存储器设备中的编程方法，优选地，可变电阻器由显示η型导电性的金属氧化物形成，第二电极的功函数大于第一电极的功函数，或者可变电阻器包含选自Ti、Ta、Hf和^ 的金属氧化物。基于发明人获得的事实对于通过施加的电压在两个或更多不同电阻状态之间改变电阻状态且在变化之后以非易失性方式维持电阻状态的可变电阻元件，在出货之后的焊料回流处理所需的高温下，仅产生从低电阻状态到高电阻状态的电阻变化，且与正常编程条件相比，通过在增强编程条件下执行电阻减小动作使得电阻状态变成进一步降低的状态，可以显著防止电阻变化从而在实际使用中是没有问题的，具有上述特性的非易失性半导体存储器设备或非易失性半导体存储器设备中的编程方法可以解决当出货之后产品置于焊料回流工艺所需的高温时产生的问题。更具体而言，具有第一特性的非易失性半导体存储器设备和非易失性半导体存储器设备中的编程方法可以解决这种问题存储在用于存储用户数据的存储器单元阵列中的数据被不期望地写入，且具有第二或第三特性的非易失性半导体存储器设备和非易失性半导体存储器设备中的编程方法可以防止由于可变电阻元件的电阻变化而导致诸如冗余补救信息或产品号的专用于单独产品的信息被不期望地写入，使得可以防止引入上述导致的动作缺陷等。
图1是示意性示出在根据本发明的非易失性半导体存储器设备中使用的可变电阻元件的基本结构的剖面图2A至2C是示出在根据本发明的非易失性半导体存储器设备中使用的存储器单元的配置的一个示例的电路图3是示意性示出在根据本发明的非易失性半导体存储器设备中使用的可变电阻元件的电阻增加动作和电阻减小动作中电阻相对于电压施加时间变化的视图4是示出在处于低电阻状态的可变电阻元件在高温置于非偏置状态之后消逝的时间和电阻值的偏移的测量结果的视图5是示出在处于高电阻状态的可变电阻元件在高温置于非偏置状态之后消逝的时间和电阻值的偏移的测量结果的视图6是示出在电阻减小动作时编程电流值变化的条件下在处于低电阻状态的可变电阻元件在高温置于非偏置状态之后消逝的时间和电阻值的偏移的测量结果的视图；图7是示出在电阻减小动作时脉冲宽度变化的条件下在处于低电阻状态的可变电阻元件在高温置于非偏置状态之后消逝的时间和电阻值的偏移的测量结果的视图8是示意性示出根据本发明的非易失性半导体存储器设备的一个实施例中的配置的框图9是示意性示出在根据本发明的非易失性半导体存储器设备的一个实施例中使用的用于存储用户数据的存储器单元阵列的一个区块的配置的电路图10是示意性示出在根据本发明的非易失性半导体存储器设备的一个实施例中使用的缺陷区块地址存储器中的存储器单元的布置的一个示例的电路图；以及
图11是示意性示出在根据本发明的非易失性半导体存储器设备的另一实施例中使用的存储器单元阵列的配置的电路图。
具体实施例方式参考附图，将对根据本发明的非易失性半导体存储器设备(此后，称为“本发明的设备”)、其中的编程方法(此后称为“本发明的方法”)做出描述。首先，将对本发明的设备中使用的可变电阻元件做出描述。图1是示意性示出可变电阻元件1的基本结构的视图。可变电阻元件1具有3层结构，包括简单的平面类型结构的第一电极2、第二电极3以及夹置在两个电极之间的可变电阻器4。另外，可变电阻元件的结构不限于平面类型结构，且它例如可以包括具有开孔的平板电极、位于开孔的中心的柱状电极以及夹置在平板电极和柱状电极之间的环行可变电阻器，即，结构只需具有二端结构即可，其中可变电阻器4夹置在两个电极2和3之间。再者，根据该实施例，使用具有不同功函数的两个电极(用于说明性目的，假设第一电极具有较小功函数，第二电极具有较大功函数)，且例如，在图1中示出的平面类型结构中，第一电极2是上电极且第二电极3是下电极。另外，可变电阻器4由显示η型导电性的金属氧化物制成。用于可变电阻器4的η型金属氧化物包括诸如Ti、Ta、Hf或&的金属氧化物。在该实施例中，HfOx (诸如HfO2)用作可变电阻器4。另外，当η型金属氧化物用作可变电阻器4时，第一电极需要由具有小功函数的导电材料形成，使得与可变电阻器4的界面变成欧姆结，且第二电极需要由具有大功函数的导电材料形成，使得与可变电阻器4的界面变成非欧姆结(肖特基结)。功函数的特定值取决于与由于可变电阻器4的氧化物中的氧缺陷产生的电子俘获能级的关系，且在η型金属氧化物的情况中，第二电极的功函数优选地为4. 5 eV或更大，且第一电极的功函数优选地为 4. 2eV或更小。在满足上述条件的材料中，可以在半导体工艺中使用的电极材料包括例如用于第一电极的Ti (4. 2eV),Hf (3. 9eV)、Al (4. IeV)和Ta (4. 2eV)以及用于第二电极的W (4.5eV)、Ni (5eV),TiN (4. 7eV)、WN (5eV),NiSi (4. 9eV)和 TaCxNy (4.4至4.86乂)。在每个材料后示出的括号中的数字是功函数。根据本实施例，将对在可变电阻器4由HfOx形成的情况中Ta用于第一电极且TiN用于第二电极的实施例做出描述。具有上述结构的可变电阻元件的电阻变化(切换动作)的机制考虑如下。即，刚在形成可变电阻器4以及电极2和3之后，电极2和3之间的可变电阻器的电阻状态处于比切换动作的电阻变化范围高的高电阻状态，且即使当在正常编程条件下在电极2和3之间施加电压时，不产生切换动作。因而，可以执行成形工艺，以将可变电阻元件初始化(减小电阻)为可以执行切换动作的电阻状态，且在可变电阻器中形成电流路径(细丝路径)，使得在切换动作时电流(编程电流)流动。一旦形成了细丝路径，由于当向电极2和3施加电压时细丝路径中氧缺陷的产生和消失，电阻状态变化。注意，在下面的描述中，通过在电极2和3之间施加电压将可变电阻元件的电阻状态从低电阻状态移动到高电阻状态的编程动作被称为电阻增加动作，而将其电阻状态从高电阻状态移动到低电阻状态的编程动作被称为电阻减小动作，且两个编程动作(电阻增加动作和电阻减小动作)统称为编程动作。接下来，将对本发明的设备中高温下的数据记忆特性做出描述。首先，将对用作高温下数据记忆特性的测量目标存储器单元的结构以及将要测量的存储器单元的电压施加条件做出描述。如图2A示意性示出，用于测量的存储器单元5包括具有图1所示的可变电阻元件1以及选择晶体管6的串联电路。更具体而言，选择晶体管6是增强型N沟道 M0SFET，其中源极和漏极的导电类型是N型，且阈值电压是正电压(例如约+0. IV至+1. 5V)。 因而，可变电阻元件1的第二电极3连接到选择晶体管6的漏极，可变电阻元件1的第一电极2连接到位线BL，选择晶体管6的源极连接到源极线SL，且选择晶体管6的栅极连接到字线WL。根据用作测量目标的可变电阻元件1的电阻增加动作，位线BL接地，预定栅极电压Vpgl施加于字线WL以导通选择晶体管6，正电压脉冲Vreset施加于源极线SL，且电阻增加动作所需的阈值电压(或更大)的编程电压Vw的电压脉冲施加于可变电阻元件1 (参考图2B)。根据用作测量目标的可变电阻元件的电阻减小动作，源极线SL接地，预定栅极电压 Vpg2施加于字线WL以导通选择晶体管6，正电压脉冲Vset施加于位线BL，且电阻减小动作所需的阈值电压(或更大)的电压脉冲施加于可变电阻元件1以保持恒定的编程电流Iw在可变电阻元件1中流动(参考图2C)。施加于字线WL的栅极电压Vpgl和Vpg2被调节为使得所需的编程电流Iw在可变电阻元件1中流动。如图3中示意性示出，在电阻减小动作中， 可变电阻元件1的电阻状态在电压施加之后以纳秒量级立即减小，且电阻减小之后的电阻值取决于编程电流Iw的值和电压施加时间tp，使得编程电流Iw越大，电阻值越低，且电阻还通过允许编程电流在电阻一旦减小之后连续地流动而进一步减小。同时，在电阻增加动作中，可变电阻元件1的电阻状态随着电压施加时间逐渐增加。认为，这是因为，由于在编程电流Iw连续流动时产生的焦耳热，细丝路径中的氧缺陷逐渐消失。图4至7示出当在高温下置于非偏置状态下时通过测量电阻值随着消逝时间(暴露时间)的变化获得的结果。图4示出当在正常编程条件(编程电流Iw=IOO 4 4且脉冲宽度1 =501^)下经历电阻减小动作的用作测量目标的存储器单元被分别置于260°C、20(TC、15(rC和125°C时的测量结果。如图4所示，尽管在125°C，即使在放置1000小时之后，电阻仅增加到1.5倍，在 2600C，电阻在几十或几秒之后增加到2倍或更多，在100秒后增加到3至4倍，且在200秒后增加到5倍或更多。当温度是200°C时，100秒之后的电阻增加减小到约1. 5倍的增加程度。因为焊料回流处理一般在260°C执行100秒，可变电阻元件的电阻值在该温度下增加到3至4倍。例如，当可变电阻元件用于存储冗余补救信息时，存在这种可能性因为低电阻状态中的可变电阻元件电阻的增加，冗余补救信息可能不被正确地读取且冗余补救不能正常进行。另外，当假设存储器单元置于260°C约200秒时，存在这种可能性在用于存储用户数据的存储器单元阵列的读取动作中，低电阻状态中的可变电阻元件被确定为处于高
11电阻状态。即，图4中的测量结果显示在上述高温下的数据记忆特性恶化。然而，由于数据记忆特性中的恶化导致具体什么缺陷现象出现极大地取决于读出电路等的电路配置以及可变电阻元件、存储器单元和存储器单元阵列的结构。图5示出当在正常编程条件(编程电压Vw=L 5V，且脉冲宽度tp=50ns)下经历电阻增加动作的用作测量目标的存储器单元被分别置于260°C、20(TC、15(rC和125°C时的测量结果。如图5所示，电阻在125°C和150°C在放置1000小时之后几乎不改变，且在200°C 和260°C在放置1000小时之后仅增加一点(约几个百分点)。因此，当可变电阻元件的电阻状态处于高电阻状态时，电阻状态在260°C的高温在放置很长时间之后几乎不改变。图6示出当在编程电流Iw变化的三个编程条件(编程电流Iw=IOO μΑ、200 μΑ 和300 μ A且脉冲宽度tp=50ns)下经历电阻减小动作的用作测量目标的存储器单元被置于沈01时的测量结果。当在正常编程条件(编程电流Iw=IOO μΑ，且脉冲宽度tp=50ns) 下经历电阻减小动作的存储器单元的测量结果如图4所示。如图6所示，在编程电流Iw大于正常编程条件的情况中，尽管当编程电流 Iw=IOO μ A时，花费约20秒使得电阻值增加到2倍，当编程电流增加到两倍为Iw=200 μ A 时，花费约1000秒使得电阻值增加到上面相同的值。因为一般焊料回流处理在260°C执行 100秒，置于100秒之后的电阻处于与当正常编程条件下减小时提供的电阻值相同的值。另外，当编程电流Iw进一步增加到300 μ A时，在放置1000小时或更长时间之后，电阻值与当在正常编程条件下减小时提供的电阻值相同或更小。基于该测量结果，发现，可以通过在电阻减小动作中将编程电流Iw设置为比正常设置值高的值来防止由于放置在260°C的高温导致的电阻的增加。更具体而言，通过将编程电流Iw设置为正常设置值的2倍或更大，只要消逝时间处于1000秒内，即使在放置在260°C之后，电阻值增加到不超过当在正常编程条件下减小时提供的电阻值的2倍。因此，只要可以在读出电路等的电路配置中允许电阻增加到2倍或更小，通过将编程电流Iw设置为正常设置值的2倍而允许由于放置1000小时产生的效果。因此，根据本发明，推测通过将编程电流IW设置为正常设置值的2倍，优选地3倍，可以有效地防止在高温放置长时间导致的数据记忆特性中的恶化。图7示出当在脉冲宽度变化的三个编程条件(其中编程电流Iw=IOO μ A且脉冲宽度tp=50ns、5 μ下经历电阻减小动作的用作测量目标的存储器单元被置于沈01 时的测量结果。当在正常编程条件(编程电流Iw=IOO 114且脉冲宽度丨 =50118)下经历电阻减小动作的存储器单元的测量结果如图4所示。如图7所示，在脉冲宽度tp大于正常编程条件的情况中，尽管当脉冲宽度tp=50ns 时花费20秒使得电阻值增加到2倍，当脉冲宽度tp=5 μ s时花费约600秒使得电阻值增加到上述相同值。因为一般焊料回流处理在260°C执行100秒，置于100秒之后的电阻增加处于与在正常编程条件下减小时提供的电阻值相同值。另外，当脉冲宽度tp进一步增加到 5ms时，在放置1000小时或更长时间之后的电阻值与当在正常编程条件下减小的电阻值相同或更小。基于该测量结果，发现，可以通过将脉冲宽度tp设置为比电阻减小动作下正常设置值长的值来防止由于放置在260°C的高温导致的电阻的增加。更具体而言，通过将脉冲宽度tp设置为正常设置值的100倍，只要消逝时间处于600秒内，即使在放置于260°C之后，电阻值增加到不超过当在正常编程条件下减小时提供的电阻值的2倍。因此，只要可以在读出电路等电路配置中允许2倍或更少的电阻增加，通过将脉冲宽度tp设置为正常设置值的100倍允许由于放置600小时产生的效果。因此，根据本发明，推测通过将脉冲宽度 tp设置为正常设置值的100倍或更大，优选地1000倍或更大，更优选地100000倍，可以有效地防止在高温放置长时间导致的数据记忆特性中的恶化。另外，根据图6和7中的测量结果，与正常编程条件相比，编程电流Iw和脉冲宽度 tp 二者都可以增加，且在这种情况中，效果与进一步增加它们之一获得的效果相同。另外，如上所述，对于包含HfOx的η型金属氧化物，认为，通过成形处理形成的金属氧化物中的细丝路径中氧缺陷通过电场产生、消失或移动，由此产生电阻切换，且氧缺陷通过由编程电流引起的焦耳热而消失。因此，图4至7中示出的测量结果适用于不同于HfOx 的用于可变电阻器4的η型金属氧化物。另外，如下所述，该结果还适用于ρ型金属氧化物。基于从图4至7中的测量结果获得的新知识，根据本发明的设备，首先，在使用可变电阻元件1的存储器区域中(每个可变电阻元件1具有如图1所述的结构)，对于通过布置存储器单元提供的用于用户数据存储的存储器单元阵列(每个存储器单元具有可变电阻元件1)，在数据通过用户编程到存储器单元阵列之前的未使用状态中，存储器单元阵列中的所有存储器单元的可变电阻元件的电阻状态增加到最高电阻状态。另外，其次，在未使用状态中，对于为使用相同可变电阻元件存储不同于用户数据的专用于单独产品的数据(下文称作特定数据)提供的特定存储器区域，当可变电阻元件的电阻需要在特定存储器区域中部分或全部地编程到低电阻状态时，基于特定数据的内容，与用于存储用户数据的存储器单元阵列的可变电阻元件的电阻减小动作的编程条件相比，使用增加的编程电流和电压脉冲的施加时间其中至少之一执行电阻减小动作。根据本实施例，未使用状态假设本发明的设备的出货之前的状态。另外，特定数据假设当针对存储器单元阵列执行冗余补救时的冗余补救数据、或者诸如产品号的产品参考数据(不是不同于用户数据的任意数据)可以存储在特定存储器区域中。根据本实施例，对如下所述的用于区块冗余补救的缺陷区块地址作为特定数据存储在特定存储器区域且执行区块冗余补救的情况做出描述。图8示出具有存储器单元阵列配置以适应区块冗余补救的本发明的设备的一个实施例中的示意性配置。如图8所示，本发明的设备包括存储器单元阵列10以及其周围的字线解码器11、位线解码器12、区块解码器113、缺陷区块地址存储器14、电压切换电路15、 读出电路16、电压产生电路17以及控制电路18。如图8所示，存储器单元阵列10在行方向中分割成9个区块，且包括8个正常区块 BLKO至7以及一个冗余区块BLK8。区块BLKO至8具有相同的配置，其中如图9所示，mXn 个图2中示出的存储器单元5布置在列方向延伸的m个位线BLl至BLm与行方向延伸的η 个字线至WLn的交叉点处。如图9所示，在区块BLKO至8中的每一个中，位线BLl至 BLm中的每一个连接属于相同列的存储器单元5的可变电阻元件1的第一电极2且在列方向中延伸，且字线WLl至WLn中每一个连接属于相同行的存储器单元5的选择晶体管6的栅极且在行方向中延伸。存储器单元5的选择晶体管6的源极连接到公共源极线SL。另外，在图9中，源极线SL在行方向中平行于字线WLl至WLn延伸且在每一行中提供且在区块BLKO至8中的每一个的外部彼此相连，从而被区块驱动，但是所有区块BLKO 至8的源极线SL可以被共同驱动，一个源极线SL可以被相邻两个行共享，或者可以在列方向而不是行方向延伸。再者，类似于字线和位线，源极线SL可以在区块BLKO至8中的每一个中提供，从而被选择为选择预定存储器单元或存储器单元组。字线解码器11解码从地址线19输入到控制电路18的地址信号中的行地址信号 22，且向连接到用作动作目标的所选存储器单元的所选字线以及不同于上述字线的未选择字线施加预定栅极电压，以在读取动作和编程动作中在区块BLKO至8的每一个中通过行来选择存储器单元。对于区块BLKO至8中的每一个提供位线解码器12。对应于区块解码器13选择的区块BLKO至8中的所选区块的位线解码器12解码从地址线19输入到控制电路18的地址信号中的列地址信号23，且向连接到所选区块中的所选存储器单元的所选位线施加预定电压以通过列来选择所选区块中的存储器单元。块解码器13解码从地址线19输入到控制电路18的地址信号中的区块地址信号 M且向区块BLKO至8中的每一个输出区块选择信号，例如以选择区块BLKO至8其中之一。 区块解码器13将区块地址信号M与从缺陷区块地址存储器14输出的缺陷区块地址进行比较，且当它们彼此不相符时，它向区块BLKO至7中对应于区块地址信号M的所选区块输出区块选择信号，且使得不同于所选区块和冗余区块BLK8的正常区块失效。同时，当它们彼此相符时，区块解码器13强制性地使得区块BLKO至7失效且激活冗余区块BLK8。另外， 为了检测区块地址信号M和缺陷区块地址之间的符合度，作为示例，可以提供逻辑电路以对对应的位执行专用的OR或专用的AND。另外，当提供多个冗余区块时，可以对每个冗余区块提供缺陷区块地址存储器14，且可以执行相同的过程。缺陷区块地址存储器14使用图2中示出的存储器单元5存储3位(当正常块的数目是8时)缺陷区块地址。例如，如图10所示，一对(两个)存储器单元5用于缺陷区块地址的一个位，且该对存储器单元的一个可变电阻元件的电阻减小而另一个的电阻增加。此处，例如，提供6个存储器单元5，使得选择晶体管6的源极连接到公共源极线SLx (与存储器单元阵列10的源极线SL分开提供)，选择晶体管6的栅极连接到公共字线WLx (与存储器单元阵列10的字线WLl至WLn分开提供)，可变电阻元件1的第一电极连接到相应位线 BLla, BLlb, BL2a、BL2b、BL3a 和 BL3b,且成对的位线 BLla 和 BLlb、位线 BL2a 和 BL2b 以及位线BL3a和BUb分别对应于缺陷区块地址的位。在本发明的设备的测试阶段，即，出货之前，以测试模式通过从控制信号线21等输入的控制信号激励的方式执行组成如图10中示出的缺陷区块地址存储器14的可变电阻元件1的编程动作。在这种情况中，如上所述，电阻减小动作的编程条件使得，与存储器单元阵列10的电阻减小动作的编程条件相比，编程电流和电压脉冲的施加时间其中至少之一增加。编程电流的电流值通过选择晶体管6的栅极电压和施加于存储器单元5的两端的电压值调节，且电压脉冲的施加时间通过同时施加选择晶体管6的栅极电压和向存储器单元5的两端施加电压的时间调节。在用于缺陷区块地址存储器14的存储器单元5的电阻减小动作时，当调节编程电流时，其优选地设置为用于存储器单元阵列10的电阻减小动作时提供的2至3倍。另外，当调节电压脉冲的施加时间时，其优选地设置为存储器单元阵列 10的电阻减小动作时提供的100至100000倍。编程条件可以预先设置在控制电路18中或可以外部地设置。用于缺陷区块地址存储器14的可变电阻元件的编程动作和读取动作的电路配置可以包括各种类型的电路配置，且电路配置的细节不是本发明的主要目的，所以省略其描述。控制电路18控制存储器单元阵列10和缺陷区块地址存储器14中的每一个的编程动作(电阻增加动作和电阻减小动作)以及读取动作。控制电路18基于从地址线19输入的地址信号、从数据线20输入的数据输入(在编程动作时)以及从控制信号线21输入的控制输入信号控制字线解码器11、位线解码器12、电压切换电路15、读出电路16和电压产生电路17，以控制存储器单元阵列10的读取动作和编程动作。另外，在缺陷区块地址存储器 14的编程动作和读取动作中，字线解码器11、位线解码器12和读出电路16不被控制。根据图7中示出的示例，尽管没有示出，控制电路18包括一般地用作地址缓冲器电路、数据输入/输出缓冲器电路和控制输入缓冲器电路的功能。电压切换电路15基于动作模式切换存储器单元阵列100和缺陷区块地址存储器 14中的每一个的读取动作和编程动作所需的电压，且用作向存储器单元阵列10和缺陷区块地址存储器14中的每一个供应电压的电压供应电路。在附图中，参考符号Vcc代表本发明的设备的电源电压，参考符号Vss代表接地电压、参考符号Vppl和Vpp2代表编程电压， 参考符号Vpgl和Vpg2代表编程栅极电压，参考符号Vrd代表读出电压，且参考符号Vrg代表读出栅极电压。另外，电源电压Vcc和接地电压Vss从本发明的设备的外部供应到电压切换电路15，且读出电压Vrd、读出栅极电压Vrg、编程电压Vppl和Vpp2以及编程栅极电压Vpgl和Vpg2在本发明的设备中产生，即，例如通过电压产生电路17从电源电压Vcc或另一电源电压产生，但是其详细配置不是本发明的主要目的，所以省略其描述。另外，编程电压Vpp设置为电压范围(绝对值)的下限值或更大值，在该电压范围内当电压施加于存储器单元5的两端时，可变电阻元件1的电阻在电阻增加动作和电阻减小动作中实际增加和减小；且读出电压Vrd比电压范围(绝对值)的上限值明显更低，在该电压范围内当电压施加于存储器单元5的两端时，可变电阻元件1的电阻在电阻增加动作和电阻减小动作中并不增加和减小。再者，编程栅极电压Vpgl (用于电阻增加动作)、编程栅极电压Vpg2 (用于电阻减小动作)、读出栅极电压Vrg设置为使得所选存储器单元中的选择晶体管6的导通电阻变为适合于每个动作时相应动作的电阻状态。读出电路16将在位线解码器12选择的所选位线中流动的读出电流转换成电压， 判断用作连接到所选位线的读出目标的存储器单元的存储数据的状态，将其结果传输到控制电路18以输出到数据线20。接下来，将对用于存储用户数据的存储器单元阵列10的正常编程条件下的编程动作做出简单描述。在电阻增加动作时，接地电压Vss (OV)施加于连接到所选存储器单元的所选位线，编程栅极电压Vpgl (诸如5V)施加于连接到所选存储器单元的所选字线，且正编程电压 Vppl (诸如1. 5V)施加于连接到所选存储器单元的源极线SL，使得所选存储器单元的选择晶体管6导通，且当选择晶体管6的漏极和源极之间的电压降接近OV时，基于第一电极(在所选位线侧)大约等于正编程电压Vppl的电压施加于第二电极(在所选晶体管侧)，由此执行电阻增加动作。此时，当接地电压Vss (=OV)施加于不连接到所选存储器单元的未选择字线时，连接到未选择字线的第一和第二未选择存储器单元的选择晶体管6截止，且电压不施加在未选择存储器单元的可变电阻元件1的第一和第二电极之间。另外，当不连接到所选存储器单元的未选择位线置于不施加电压的浮置状态时，电压不施加在连接到未选择位线和所选字线的第三未选择存储器单元的可变电阻元件1的第一和第二电极之间。因此，在未选择存储器单元其中任意一个中不执行电阻增加动作和电阻减小动作。在电阻减小动作时，正编程电压Vpp2 (诸如3V)施加于连接到所选存储器单元的所选位线，编程栅极电压Vpg2 (诸如2V)施加于连接到所选存储器单元的所选字线，且接地电压Vss (OV)施加于连接到所选存储器单元的源极线SL，使得所选存储器单元的选择晶体管6导通，且当选择晶体管6的漏极和源极之间的电压降接近OV时，基于第一电极(所选位线侧)大约等于负编程电压(_Vpp2)的电压施加于第二电极(选择晶体管侧)，由此执行电阻减小动作。此处，考虑在电阻减小动作时减小功耗且改善诸如写入次数的可靠性，单个存储器单元中的编程电流Iw优选地小于200 μ Α,且更优选地100 μ A或更小。此时，当接地电压Vss (=OV)施加于不连接到所选存储器单元的未选择字线时，连接到未选择字线的第一和第二未选择存储器单元的选择晶体管6截止且电压不施加在未选择存储器单元的可变电阻元件1的第一和第二电极之间。另外，当不连接到所选存储器单元的未选择位线置于不施加电压的浮置状态时，电压不施加在连接到未选择位线和所选字线的第三未选择存储器单元的可变电阻元件1的第一和第二电极之间。因此，在未选择存储器单元任意一个中不执行电阻增加动作和电阻减小动作。接下来，将对读取动作时施加于存储器单元阵列10的电压的一个示例做出描述。 读出电压Vrd (诸如0. 5V)施加于连接到用作读出目标的所选存储器单元的所选位线，读出栅极电压Vrg (诸如3V)施加于连接到所选存储器单元的所选字线，且接地电压Vss (OV) 施加于连接到所选存储器单元的源极线SL，使得所选存储器单元的选择晶体管6导通，且对应于所选存储器单元中的可变电阻元件1的电阻状态的读出电流从所选位线流到源极线SL。该读出电流通过位线解码器12由读出电路14检测，由此执行读出动作。此时，当接地电压Vss (OV)施加于不连接到所选存储器单元的未选择字线时，连接到未选择字线的第一和第二未选择存储器单元的选择晶体管6截止，且电压不施加到未选择存储器单元的可变电阻元件1的第一和第二电极。另外，当不连接到所选存储器单元的未选择位线置于不施加电压的浮置状态时，电压不施加到连接到未选择位线和所选字线的第三未选择存储器单元的可变电阻元件1的第一和第二电极。因而，仅读出电流通过所选存储器单元在所选位线中流动。另外，电流不在未选择位线中流动，但是因为未选择位线不被位线解码器12选择，电流不流动的状态不通过位线解码器12由读出电路14检测，所以仅所选存储器单元的读出电流被正确地检测。另外，对于用于存储用户数据的存储器单元阵列10，在出货之前的未使用状态中， 所有存储器单元5的可变电阻元件1的电阻状态通过上述电阻增加动作初始化到高电阻状态。因而，即使当本发明的设备在出货之后通过用户暴露于焊料回流处理中约^KTC的高温，存储器单元阵列10的电阻状态波动的可能性极大地减小。接下来，将参考图10对组成缺陷区块地址存储器14的3对存储器单元5的编程动作做出描述。在电阻增加动作时，接地电压Vss (OV)施加到连接到一个所选存储器单元的所选位线，在3对存储器单元5的每一对中，编程栅极电压Vpgl (诸如5V)施加于字线WLx，且正编程电压Vppl (诸如1.5V)施加于源极线SLx，使得所选存储器单元的选择晶体管6导通，
16且当选择晶体管6的漏极和源极之间的电压降接近OV时，基于第一电极(所选位线侧)大约等于正编程电压Vppl的电压施加于第二电极(选择晶体管侧)，由此执行电阻增加动作。在该电阻增加动作中，每个部分的电压施加条件与用于存储器单元阵列10的电阻增加动作的相同。另外，3对存储器单元5中的每一对中，连接到其他未选择存储器单元的未选择位线置于无电压施加的浮置状态，或者编程电压Vppl施加到其上，使得，因为在未选择存储器单元的可变电阻元件1的第一和第二电极之间没有施加电压，不执行电阻增加动作。在电阻减小动作时，3对存储器单元5中的每一对中，正编程电压Vppx施加于连接到一个所选存储器单元的所选位线，编程栅极电压Vpgx施加于字线WLx且接地电压Vss (OV)施加于源极线SLx，使得所选存储器单元的选择晶体管6导通且每个所选存储器单元中基于第一电极(所选位线侧)正编程电压施加于第二电极(选择晶体管侧)，且编程电流 Iwx从第二电极流到第一电极，由此执行电阻增加动作。编程电压Vppx和栅极电压Vpgx， 或栅极电压Vpgx分别设置得高于在存储器单元阵列10的电阻减小动作时的编程电压Vpp2 和栅极电压Vpg2，使得编程电流Iwx调节为存储器单元阵列10的电阻减小动作时的2至3 倍。更具体而言，编程电流Iwx调节为200 μ A或更多，优选地约300 μ Α。不像用于存储器单元阵列10的电阻减小动作，其不必考虑功耗的增加以及写入动作的次数的减小。此处， 不是调节编程电压Vppx和栅极电压Vpgx的电压值，或者连同他们一起，同时施加编程电压 Vppx和栅极电压Vpgx的时间可以设置为存储器单元阵列10的电阻减小动作时的100至 100000倍。更具体而言，电压施加时间调节到5μ s或更多，优选地50μ s至5ms。另外，3 对存储器单元5中的每一对中，当连接到其他未选择存储器单元的未选择位线置于不施加电压的浮置状态或接地电压Vss施加到其上时，电压不施加到未选择存储器单元的可变电阻元件1的第一和第二电极，使得不执行电阻减小动作。接下来，将参考图10对组成缺陷区块地址存储器14的3对存储器单元5的读取动作做出描述。根据该读取动作，全部3对存储器单元5是读取目标。读出电压Vrd (诸如0. 5V)施加于所有的位线BLla, BLlb, BL2a、BL2b、LB3a和BL3b,读出栅极电压Vrg (诸如3V)施加于字线m^x，且接地电压Vss (OV)施加于源极线SLxs，使得每个存储器单元5 的选择晶体管6导通，且对应于每个存储器单元5中的可变电阻元件1的电阻状态的读出电流从相应位线BLla、BLlb、BUa、BL2b、BL3a和BUb流到源极线SL。连接到位线BLia和 BLib (i=l至3)对的存储器单元对5的可变电阻元件1的电阻状态使得，一个处于高电阻状态且另一处于低电阻状态，所以因为在读出电流中存在差异，缺陷区块地址的每一位可以通过检测哪个读出电流大而判断。读取的缺陷区块地址曾经存储在寄存器中，所以它不必在每次存储器单元阵列10的读取动作时读取缺陷区块地址。接下来，将对本发明的设备的其他实施例做出描述。(1)在上述实施例中对η型金属氧化物用于可变电阻元件1的可变电阻器4的情况做出描述，在使用P型金属氧化物的情况中，类似于使用η型金属氧化物的情况，存在这种可能性在置于高温之后，低电阻状态中的可变电阻元件的电阻增加，因为认为，通过成形工艺形成的金属氧化物中的细丝路径中通过电场导致的氧缺陷的产生和消失或者氧缺陷的移动导致电阻切换。当可变电阻器4是ρ型金属氧化物时，第一电极和第二电极其中之一需要由具有大功函数的导电材料形成，使得在与可变电阻器4的界面中形成欧姆结， 且另一个需要由具有小功函数的导电材料形成，使得在与可变电阻器4的界面中形成非欧姆结(肖特基结)。尽管通过与由于可变电阻器4的氧化物中的氧缺陷的产生而产生的电子俘获能级的关系判断功函数的特定值，当使用P型金属氧化物时，非欧姆结的侧的电极的功函数优选地为4. 5eV或更小。可以用于可变电阻器4的ρ型金属氧化物包括选自Cu、Co 或Ni的金属氧化物。(2 )在上述实施例中，尽管存储器单元5具有其中可变电阻元件1的第二电极3连接到选择晶体管6的漏极、可变电阻元件1的第一电极2连接到位线BL且选择晶体管6的源极连接到源极线SL的三端配置，存储器单元5的配置不限于图2中示出的配置。例如， 其他三端配置包括其中可变电阻元件1的第一电极2连接到选择晶体管6的漏极、可变电阻元件1的第二电极3连接到位线BL且选择晶体管6的源极连接到源极线SL的配置，其中可变电阻元件1的第二电极3连接到选择晶体管6的源极、可变电阻元件1的第一电极 2连接到源极线SL且选择晶体管6的漏极连接到位线BL的配置或其中可变电阻元件1的第一电极2连接到选择晶体管6的源极、可变电阻元件1的第二电极3连接到源极线SL且选择晶体管6的漏极连接到位线BL的配置。然而，施加到每个部分的电压值和电压的极性将基于每个配置适当地变化。再者，存储器单元5可以具有两端配置。例如，当两端类型的存储器单元仅由可变电阻元件1制成时，存储器单元阵列10的每个区块存储器单元阵列10具有如图11所示的配置。另外，两端类型的存储器单元可以配置成使得可变电阻元件1串联连接到两端类型的双向电流限制元件(诸如变阻器)。(3)在上述实施例中示出可变电阻器4夹置在第一和第二电极2和3之间的结构作为可变电阻元件1的结构，且当上述材料用于可变电阻器4时，它必须在形成可变电阻元件1之后执行成形工艺，使得，与编程动作时相比电压脉冲施加相对长的时间，以将可变电阻元件1的电阻状态(初始电阻状态)减小到可以执行切换动作的电阻状态。当电流被防止在成形工艺中在可变电阻元件中流动时，在成形工艺之后可以防止电阻状态变化，使得可以在可变电阻器4与第一和第二电极2和3之一(优选地非欧姆结侧)之间提供缓冲层以防止电流在成形工艺时流动。另外，可以提供缓冲层，其不仅用于防止变化，而且用于在编程动作时调节编程阻断电压。(4)尽管假设存储器单元阵列配置中适应区块冗余补救的缺陷区块地址作为特定数据做出描述，特定数据不限于缺陷区块地址。例如，当通过行或列而不是区块(或者与区块一起)提供冗余补救时，切换缺陷行或缺陷列到冗余行或冗余列的切换电路的编程信息优选地作为特定数据存储在特定存储器区域中。另外，即使当缺陷区块地址存储为特定数据时，存储器单元阵列并不必须对应于区块冗余补救。即，本发明可以适用于其中仅简单地避免缺陷区块且仅使用没有缺陷存储器单元的正常区块的实施例。另外，作为特定数据，诸如产品号的与产品相关的数据优选地存储在专用特定存储器区域中而不管是否提供冗余补救。因为特定存储器区域假设数据在特定读出模式被读出到外部，特定存储器区域优选地结合在用户数据的读出系统中。再者，特定数据可以是不期望被单独读取的数据。例如，当在存储器单元阵列10 的所选存储器单元的读取动作时使用的参考存储器单元通过组合固定到高电阻状态的存储器单元和固定到低电阻状态的存储器单元配置时，固定到组成参考存储器单元的存储器单元的电阻状态优选地处理为特定数据。即，优选地与上述区缺陷块地址存储器14中的电阻减小动作类似地执行固定到低电阻状态的存储器单元的电阻减小动作。另外，在用于控制诸如本发明的设备的编程动作的存储器动作的算法存储在设备中的电路配置的情况中，即，在编程动作通过内置状态机或微处理器控制的情况中，用于描述状态机或微处理器的执行程序(微代码)的代码可以存储为特定数据。(5)尽管在上述实施例中对编程动作和读取动作中向位线、字线和源极线施加电压的情况做出描述，电压值仅是一个示例，且可以根据使用的可变电阻元件的特性适当地变化。另外，尽管在上述实施例中分别在电阻增加动作和电阻减小动作中使用不同的编程电压Vppl和Vpp2，取决于使用的可变电阻元件的编程特性，电压可以相同。另外，选择晶体管6的导通电阻设置为变成适合于相应动作的电阻状态，但是当与可变电阻元件1的电压降相比选择晶体管6的漏极和源极之间的电压降不可忽略时，在编程动作时，可以在位线和源极线之间施加用于补偿选择晶体管6的电压降的电压。再者，尽管对电阻增加动作时接地电压Vss施加于所选位线且正编程电压Vppl施加于源极线SL的情况做出描述，接地电压Vss可以施加于源极线SL，且负编程电压(-Vppl)可以施加于所选位线。然而，应当注意，负栅极电压(-Vppl)需要施加于未选择字线以完全截止连接到所选位线的未选择存储器单元的选择晶体管。(6)尽管在上述实施例中对编程动作中电阻增加动作和电阻减小动作时用于反转施加在可变电阻元件1的第一电极2和第二电极3之间的编程电压的极性的双极切换的情况做出描述，取决于在电阻增加动作和电阻减小动作时使用的可变电阻元件的特性，通过改变连接到可变电阻元件的负载电路的特性，施加在第一电极2和第二电极3之间的编程电压的极性可以是相同的极性。(7)在上述实施例中假设用于存储用户数据的存储器单元阵列10的每个存储器单元中存储双值数据，但是当类似于上述实施例存储三值或更多数据时，优选地，存储器单元阵列中的所有存储器单元的可变电阻元件的电阻状态在用户编程存储器单元阵列中的数据之前的未使用状态中增加到最高水平。
权利要求
1.一种非易失性半导体存储器设备，包括用于存储用户数据的存储器单元阵列，通过布置多个存储器单元提供，每个存储器单元设置有可变电阻元件，该可变电阻元件包括第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，其中该金属氧化物在初始状态是绝缘体，该可变电阻元件的电阻通过成形工艺减小，在成形工艺之后通过在第一和第二电极之间施加电压，该可变电阻元件的电阻状态在两个或更多不同电阻状态之间变化，变化之后的电阻状态以非易失性方式维持，并且在存储器单元阵列用于存储用户数据之前的未使用状态，存储器单元阵列中的所有存储器单元的可变电阻元件被设置为两个或更多不同电阻状态的最高电阻状态。
2.根据权利要求1所述的非易失性半导体存储器设备，还包括特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据，该特定存储器区域与存储器单元阵列分开提供；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作， 其中在未使用状态，和当编程电路执行存储器单元阵列中的可变电阻元件的电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值至少之一增加的增强施加条件下，特定存储器区域的可变电阻元件的至少一部分的电阻通过电阻减小动作减
3.根据权利要求1所述的非易失性半导体存储器设备，还包括特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据，该特定存储器区域与存储器单元阵列分开提供；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作， 其中和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，在编程电路在存储器单元阵列中的可变电阻元件中编程用户数据时，编程电路执行电阻减小动作。
4.根据权利要求2所述的非易失性半导体存储器设备，其中和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，在编程电路在存储器单元阵列中的可变电阻元件中编程用户数据时，编程电路执行电阻减小动作。
5.一种非易失性半导体存储器设备，包括用于存储用户数据的存储器单元阵列，通过布置多个存储器单元提供，每个存储器单元设置有可变电阻元件，该可变电阻元件包括第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，该金属氧化物在初始状态是绝缘体，该可变电阻元件的电阻通过成形工艺减小，在成形工艺之后通过在第一和第二电极之间施加电压，该可变电阻元件的电阻状态在两个或更多不同电阻状态之间变化，并且变化之后的电阻状态以非易失性方式维持，特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及以将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作，其中，在存储器单元阵列用于存储用户数据之前的未使用状态，和当编程电路执行存储器单元阵列中的可变电阻元件的电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一增加的增强施加条件下，该特定存储器区域的可变电阻元件的至少一部分的电阻通过电阻减小动作减小。
6.根据权利要求5所述的非易失性半导体存储器设备，其中和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，在编程电路在存储器单元阵列中的可变电阻元件中编程用户数据时，编程电路执行电阻减小动作。
7.一种非易失性半导体存储器设备，包括用于存储用户数据的存储器单元阵列，通过布置多个存储器单元提供，每个存储器单元设置有可变电阻元件，该可变电阻元件包括第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，该金属氧化物在初始状态是绝缘体，该可变电阻元件的电阻通过成形工艺减小，在成形工艺之后通过在第一和第二电极之间施加电压，该可变电阻元件的电阻状态在两个或更多不同电阻状态之间变化，并且变化之后的电阻状态以非易失性方式维持，特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及以将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作，其中，和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，在编程电路在存储器单元阵列中的可变电阻元件中编程用户数据时，编程电路执行电阻减小动作。
8.根据权利要求1至7其中任一项所述的非易失性半导体存储器设备，其中3该可变电阻器由显示η型导电性的金属氧化物形成，且第二电极的功函数大于第一电极的功函数。
9.根据权利要求8所述的非易失性半导体存储器设备，其中该可变电阻器包含选自Ti、Ta、Hf和rLx的金属的氧化物。
10.一种非易失性半导体存储器设备中的编程方法，该设备包括用于存储用户数据的存储器单元阵列，其通过布置多个存储器单元提供，每个存储器单元设置有可变电阻元件， 该可变电阻元件包括第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，该金属氧化物在初始状态是绝缘体，该可变电阻元件的电阻通过成形工艺减小，在成形工艺之后通过在第一和第二电极之间施加电压，该可变电阻元件的电阻状态在两个或更多不同电阻状态之间变化，并且变化之后的电阻状态以非易失性方式维持，该方法包括在存储器单元阵列用于存储用户数据之前的未使用状态，将存储器单元阵列中的所有存储器单元的可变电阻元件设置为两个或更多不同电阻状态的最高电阻状态。
11.根据权利要求10所述的编程方法，该非易失性半导体存储器设备还包括特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据，该特定存储器区域与存储器单元阵列分开提供；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作， 该方法还包括和当编程电路执行存储器单元阵列中的可变电阻元件的电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一增加的增强施加条件下，未使用状态的特定存储器区域的可变电阻元件的至少一部分的电阻通过电阻减小动作减小。
12.根据权利要求10或11所述的编程方法，该非易失性半导体存储器设备还包括特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据，该特定存储器区域与存储器单元阵列分开提供；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作， 该方法还包括和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，在用户数据在存储器单元阵列中的可变电阻元件中编程时，使用编程电路执行电阻减小动作。
13.一种非易失性半导体存储器设备中的编程方法，该设备包括用于存储用户数据的存储器单元阵列，其通过布置多个存储器单元提供，每个存储器单元设置有可变电阻元件，该可变电阻元件包括第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，该金属氧化物在初始状态是绝缘体，该可变电阻元件的电阻通过成形工艺减小，在成形工艺之后通过在第一和第二电极之间施加电压，该可变电阻元件的电阻状态在两个或更多不同电阻状态之间变化，并且变化之后的电阻状态以非易失性方式维持，特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及以将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作，该方法包括在存储器单元阵列用于存储用户数据之前的未使用状态，和当编程电路执行存储器单元阵列中的可变电阻元件的电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一增加的增强施加条件下，通过电阻减小动作减小该特定存储器区域的可变电阻元件的至少一部分的电阻。
14.根据权利要求13所述的编程方法，还包括和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，在用户数据在存储器单元阵列中的可变电阻元件中编程时，使用编程电路执行电阻减小动作。
15.一种非易失性半导体存储器设备的编程方法，该设备包括用于存储用户数据的存储器单元阵列，通过布置多个存储器单元提供，每个单元设置有可变电阻元件，该可变电阻元件具有第一电极、第二电极以及由金属氧化物制成且夹置在第一电极和第二电极之间的可变电阻器，该金属氧化物在初始状态是绝缘体，该可变电阻元件的电阻通过成形工艺减小，在成形工艺之后通过在第一和第二电极之间施加电压， 该可变电阻元件的电阻状态在两个或更多不同电阻状态之间变化，并且变化之后的电阻状态以非易失性方式维持，特定存储器区域，用于使用一个或更多可变电阻元件存储不同于用户数据的特定数据；以及编程电路，通过在第一电极和第二电极之间施加编程电压以使得编程电流经过存储器单元阵列中的可变电阻元件，执行将可变电阻元件的电阻状态从低电阻状态变化为高电阻状态的电阻增加动作以及以将其电阻状态从高电阻状态变化为低电阻状态的电阻减小动作，该方法包括和当对未使用状态的特定存储器区域的可变电阻元件的至少一部分执行电阻减小动作时施加的编程电压的条件相比，在电压施加时间和编程电流的电流值其中至少之一减小的条件下，在用户数据在存储器单元阵列中的可变电阻元件中编程时，使用编程电路执行电阻减小动作。
全文摘要
非易失性半导体存储器设备。非易失性半导体存储器设备包括用于存储用户数据的存储器单元阵列，其通过布置存储器单元提供，每个存储器单元具有可变电阻元件，该可变电阻元件具有第一电极2、第二电极3以及夹置在第一电极和第二电极之间由金属氧化物制成的可变电阻器4。第一和第二电极分别由与该可变电阻器4形成欧姆结的导电材料和与该可变电阻器4形成非欧姆结的导电材料形成。可变电阻器通过在电极之间施加电压在两个或更多不同电阻状态之间变化。变化之后的电阻状态以非易失性方式维持。在存储器单元阵列用于存储用户数据之前的未使用状态，存储器单元阵列中的所有存储器单元的可变电阻元件被设置为两个或更多不同电阻状态的最高电阻状态。
文档编号G11C13/00GK102446548SQ201110292340
公开日2012年5月9日 申请日期2011年9月30日 优先权日2010年9月30日
发明者大西润哉, 山崎信夫, 川端优, 玉井幸夫, 石原数也, 粟屋信义 申请人:夏普株式会社