专利名称：非易失性存储器架构的制作方法
技术领域：
本发明涉及存储器的领域，并且具体地涉及一种非易失性存储器架构。
背景技术：
在电子设备中期望在更小封装中包括更多存储器容量(即存储器存储单位、存储器单元等)。一般而言，设计规则规定可以在存储器设备的给定物理区域内包括的存储器单元数目。设计规则可以包括材料、尺度和如下间距要求，这些间距要求规定可以有多密集地填充存储器设备。存储器单元存取器件(包括接触器)可能是一个对存储器设备的尺寸或者它的密度的限制性因素。例如用来向非易失性存储器(NVM)元件写入的所期望电流电平可能要求通向NVM元件的最小尺寸传导路径以便提供用于控制存储器单元的充分电流。此夕卜，在元件之间的最小间距经常有必要将位于存储器设备内的元件相互电隔离。这些问题随着用于存储器设备的技术(例如65nm、45nm、40nm、32nmJ8nm等)变得越来越小而变得越来越重要。
参照附图阐明详细描述。在图中，参考数字的(一个或多个)最左数位标识其中参考数字首次出现的图。相同参考数字在不同图中的使用表明相似或者相同项目。图1是根据本公开内容的技术可以实施于其中的代表性环境。图2是存储器设备架构的第一实施方式的示意图。图3是图2的存储器架构的例子布局的示意图。图4是存储器设备架构的第二实施方式的示意图。图5是根据图2和图4的存储器设备架构的例子存储器设备阵列的示意图。图6是图示了图2和图4的实施方式的例子操作原理的电流流动图。图7是图示了图2和图4的实施方式的其它例子操作原理的电流流动图。图8是包括两个字线的图4的存储器架构的实施方式的示意图。图9是包括三个字线的图4的存储器架构的实施方式的示意图。图10是在成对/成组存储器单元之间包括隔离晶体管的存储器架构的第三实施方式的示意图。图11是图示了图10的实施方式的例子操作原理的电流流动图。图12是图示了图10的实施方式的其它例子操作原理的电流流动图。图13是图示了将第一存储器单元和第二存储器单元相互电隔离的例子方法的流程图。
具体实施例方式概沭
公开了包括存储器阵列的存储器设备的代表性实施方式。实施方式包括高密度非易失性存储器设备。存储器设备包括多个如下存储器单元，该存储器单元包括存储器存储部件 (非易失性存储器偶极器件)和切换器件(开关)。在替代实施方式中，可以在存储器设备中包括附加部件，或者可以使用其它部件来代替一个或者多个存储器存储部件或者开关。在一些实施方式中，开关可以是晶体管，例如金属氧化物半导体(MOS)器件。在替代实施方式中，其它器件可以用于开关(例如二极管、忆阻器等)，或者可以使用其它类型的晶体管(例如双极结晶体管(BJT)、结场效应晶体管(JFET)、快速反向外延二极管场效应晶体管(FREDFET)等)。在各个实施方式中，在存储器设备中包括一个或者多个附加晶体管， 这些晶体管耦合到存储器单元，使得它们提供存储器单元的相互电隔离。如下文描述的那样，这可以造成增加在存储器设备中包括的存储器单元密度以及针对存储器设备的尺寸/ 密度增加存储器单元(并且因此增加存储器设备)的写入电流能力。在替代实施方式中，控制一个或者多个附加晶体管(隔离晶体管)，使得它们在未选时提供隔离而它们在被选时提供电流路径。这可以造成相对于设备尺寸进一步增加存储器设备的电流能力，因此改进每单位面积的品质因数电流驱动。隔离晶体管也可以耦合到成对或者成组存储器单元以在成对或者成组存储器单元之间提供隔离(或者电流路径)。如下文描述的那样，可以产生多个写入路径从而提供存储器设备的增加电流能力。另外的技术可以与隔离晶体管的使用结合应用以向存储器设备添加特征或者减少它们的尺寸。在一个实施方式中，在存储器设备中的两个或者更多存储器单元可以共享电源线。另外，两对或者更多对或者两组或者更多组存储器单元可以具有共享电源线。在替代实施方式中，隔离晶体管可以关于存储器单元来布置以便利用共享电源线。如在后面的章节中描述的那样，电源线的共享可以造成增加用于存储器设备的存储器单元密度。在图1中示出了用于实施这里公开的技术的代表性环境。代表性环境图示了如应用于电子设备的技术(以及一个或多个存储器设备)的一个可能例子。参照图2和图3中的存储器设备的第一实施方式来描述说明性概述，其中图2和图3示出了在存储器设备架构中使用隔离晶体管。在图4中示出了存储器设备架构的第二例子实施方式，并且在图5中示出了设备阵列。图5的图示示出了应用于例子存储器阵列中的技术并且一般适用于这里公开的任何存储器设备技术、架构和实施方式。图6-9图示了讨论的存储器设备实施方式的例子操作原理。图6-7的图示示出了根据这里的技术的双向写入电流能力。图6-9也示出了将共享和/或单独字线用于控制存储器设备部件。参照这些图来讨论芯片面积益处和电隔离益处。参照图10-12讨论存储器设备架构的第三例子实施方式。第三实施方式介绍在成对或者成组存储器单元之间使用附加隔离晶体管从而增加存储器设备的电流能力以及在成对或者成组存储器单元之间提供隔离。也关于这些图讨论说明性电流路径，其示出了例子操作特性。图13描述了用于将至少两个存储器单元相互电隔离的例子方法。一般参照45nm技术来描述这里公开的设备和技术。然而这并非旨在进行限制。 设备架构和技术一般独立于所使用的技术并且也适用于其它技术(例如65nm、40nm、32nm、 ^nm 等)。下文使用多个例子更详细地解释实施方式。虽然这里和下文讨论各个实施方式和例子，但是通过组合个别实施方式和例子的特征和要素，另外的实施方式和例子可以是可能的。代表件环境
图1图示了根据本公开内容的技术可以实施于其中的代表性环境100。在这一实施方式中，环境100包括设备110或者其它移动和/或电子设备，其已实施了根据本公开内容的教导来配置的存储器设备112。(例如，存储器设备112可以包括如下文讨论的存储器设备 200、400、1000等中的一个或者多个存储器设备。)设备110可以经由一个或者多个网络114 比如无线局域网(WLAN)来与多个其它设备116操作通信。替代地，设备110可以绕过网络 114而与一个或者多个其它设备116直接通信。参照图2至图13在以下章节中提供对存储器设备112、方法和技术的各个实施方式的详细描述。在代表性环境100中，设备110可以是手持设备，比如MP3 (运动画面专家组第3 层)播放器、个人数据助理(PDA)、全球定位系统(GPS)单元、移动电话、智能电话或者其它相似手持设备，并且其它设备116可以例如包括计算机116A、另一手持设备116B、紧致盘(⑶) 或者数字多功能盘(DVD)播放器116C、信号处理器116D (例如无线电、导航单元、电视机等) 和移动电话116E。在替代实施方式中，设备110、116可以包括任何其它适当设备(例如汽车计算和/或娱乐设备、应用计算/控制设备、电子阅读器、平板电脑等)，并且理解的是，多个设备116中的任何设备可以配备有根据本公开内容的教导来操作的存储器设备112。如图1中进一步所示，设备110可以包括通过系统总线IM耦合到系统存储器122 的一个或者多个处理器118和一个或者多个通信部件120 (例如收发器、发送器、接收器、 调制解调器等)。在图1中所示的实施方式中，包括一个或者多个存储器设备112 (或者存储器设备112的阵列)作为设备110的系统存储器122的元件。另外如下文详细描述的那样，包括一个或者多个隔离晶体管1 作为存储器设备112的元件。在替代实施方式中，存储器设备112可以与设备110的任何其它适当部分集成或者可以是设备110的单独个别部件。例如，存储器设备112可以是耦合到设备110的远程或者外围设备(例如便携存储器设备、输入设备、输出设备、显示设备等)的部件。设备110的系统总线IM代表若干总线结构类型中的任何类型(包括使用各种总线架构中的任何总线架构的存储器总线或者存储器控制器、外围总线、加速图形端口和处理器或者本地总线)。通信部件120可以被配置成与一个或者多个外部网络114(比如蜂窝电话网络、卫星网络、信息网络(例如因特网、内部网、蜂窝网络、线缆网络、光纤网络、LAN、 WAN、Bluetooth 等)、红外线或者无线电波通信网络或者任何其它适当网络)操作通信。系统存储器122也可以包括如下计算机可读介质(其可以包括存储器设备112和 /或其它存储器部件(例如磁盘或者光盘驱动等))，该计算机可读介质被配置成存储处理器 118立即可访问的和/或当前所操作的数据和/或程序模块。例如，系统存储器122也可以存储用于执行设备110的用户所期望的各种任务的可以由处理器118访问的基本输入/输出系统(BIOS) 128、操作系统130、一个或者多个应用程序132和程序数据134。一般而言，在设备110 (图1)上执行的程序模块可以包括用于执行特定任务或者实施特定抽象数据类型的例程、程序、对象、部件、数据结构、电子邮件应用和/或web浏览器等。这些程序模块等可以作为本机代码来执行或者可以被下载并且比如在虚拟机或者其它即时(just-in-time)编译执行环境中被执行。通常可以在各个实施方式中如期望的那样组合或者分布程序模块的功能。
虽然代表性环境100如在图1中的那样示为通信网络，但是这一实施方式仅打算仅用作这里描述的设备、方法和技术的适当使用环境的非限制例子。类似地，设备110仅为可以包括根据本公开内容的存储器设备112的适当设备的一个非限制例子。例子存储器架构
图2是使用例子存储器设备200来示出存储器设备技术和架构的说明性概述的示意图。将理解的是，存储器设备200可以实施为另一个如参照图1描述的系统或者该系统的部分(例如存储器设备112、系统存储器122、(一个或多个)处理器118、通信部件120等可以包括一个或者多个例子存储器设备200)。另外，例子存储器设备200可以实施为用任何信息(比如计算机可读指令、数据结构、程序模块或者其它数据)存储方法或者技术所实施的可拆卸和/或不可拆卸存储器介质。这样的存储器介质包括但不限于可以用来存储所期望信息并且可以由处理器(比如处理器118)和/或设备(比如设备110)访问的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程ROM (EEPR0M)、闪存或者其它存储器技术。在例子实施方式中，存储器设备200包括第一存储器单元202和第二存储器单元 204。在替代实施方式中，存储器设备200可以包括任何数目的存储器单元并且仍在本公开内容的范围内。第一存储器单元202和第二存储器单元204 —般由存储器存储器件206(示为存储器存储器件206A和206B)以及开关208 (示为开关208A和208B)组成。在一个实施方式中，存储器存储器件206A和206B为非易失性存储器(NVM)偶极器件。例如存储器存储器件206A和206B可以是磁隧道结(MTJ)偶极器件等。在替代实施方式中，存储器存储器件206A和206B可以是能够存储至少两个存储器状态(例如0、1)的任何类型的存储器存储器件并且可以通过位线(比如BLO和BLl)来访问(例如写入和/或读取)。例如，存储器存储器件206A和206B可以包括ROM存储器件(即接触ROM、通孔(via) ROM等)、相变存储器器件(即PCM、PRAM、PCRAM、0UM、硫族化物RAM、C-RAM等)和/或极化器件(比如MRAM、 FERAM、RERAM、CBRAM、PE 聚合物器件、NROM 等)。在一个实施方式中，开关208A和208B为晶体管，例如MOS晶体管器件。例如在替代实施方式中，开关208A和开关208B可以是NMOS或者PMOS器件。在替代实施方式中，其它器件可以用于开关208A和208B (例如二极管、忆阻器等)，或者可以使用其它类型的晶体管(例如结场效应晶体管(JFET)、快速反向外延二极管场效应晶体管(FREDFET)等)。在实施方式中，如图2中所示，字线札耦合到两个开关208A和208B。字线札将开关208A和208B从第一状态向第二状态切换。例如在一个实施方式中，字线WL将开关 208A和/或208B中的至少一个开关从其中相应开关经过开关传递电流的“接通”状态向其中相应开关电隔离开关端子的“关断”状态切换，从而防止电流经过开关，或者反之亦然。字线WL可以控制电流经过相应存储器存储器件(206A和206B)的流动用于读取和/或写入到相应存储器存储器件(206A和206B)。在替代实施方式中，字线WL可以耦合到开关208A 和208B，使得开关在由字线WL控制时协调操作(即二者一起接通或者二者一起关断)或者开关208A和208B可以相互相反操作(即一个开关在另一开关接通时关断以及反之亦然)。 在其它替代实施方式中，如下文描述的那样，可以在存储器设备200中使用不止一个字线。在一个实施方式中，如图2中所示，存储器单元202和204 二者均耦合到共享电源线SL。在替代实施方式中，存储器单元202和204可以耦合到单独电源线。在例子存储器设备200中，经由位线BLO访问存储器单元202而经由位线BLl访问存储器单元204。对存储器单元202和204的访问包括读取和/或写入访问。在一个实施方式中，如图2中所示，晶体管210耦合于存储器单元202与存储器单元204之间。晶体管210这里可以称为“隔离晶体管”。例如，可以耦合晶体管210，使得晶体管210的源极或者漏极之一耦合到存储器单元202(例如在存储器存储器件206A和开关 208A的接点处)而晶体管210的源极或者漏极中的另一个耦合到存储器单元204 (例如在存储器存储器件206B和开关208B的接点处)。在替代实施方式中，如下文讨论的那样，晶体管210可以用其它方式耦合到存储器单元202和/或204。在一个实施方式中，晶体管 210为MOS器件。例如在替代实施方式中，晶体管210可以是匪OS器件(如图2中所示)或者PMOS器件。虽然将晶体管210描述为MOS晶体管，但是在替代实施方式中，晶体管210 可以是另一类型的器件(例如二极管、忆阻器等)或者可以是另一类型的晶体管(例如BJT、 JFET、FREDFET等)并且提供这里描述的电隔离。在一个实施方式中，晶体管210为与开关 208A和/或208B中的至少一个开关相同类型的器件。如图2中所示，在一些实施方式中，字线WL耦合到开关208A和208B的栅极。在一个实施方式中，也如图2中所示，晶体管210的栅极也耦合到字线WL。因而在该实施方式中，字线WL可以切换晶体管210以及开关208A和208B。在一个实施方式中，晶体管210在存储器单元202与204之间提供电隔离。例如可以在半导体芯片上的存储器单元202与204之间使用晶体管210来代替浅沟槽隔离(STI)。 在图3的布局示意图中图示了这一点。图3的图示示出了存储器设备200的例子布局的部分细节。理解的是，为了本讨论的清楚而在图3中省略存储器设备200的例子布局的一些细节。在图3的例子布局示意图上的标记为208A和208B的区域标示相应开关(晶体管 208A和208B)在半导体(例如硅、锗、砷化镓等)芯片302上的位置。在一个实施方式中，如图3中所示，与开关208A和/或208B相似的器件位于半导体芯片302上的标记为210(例如晶体管210)的位置。例如在一个实施方式中，开关208A和/或208B可以是MOS晶体管器件。另一 MOS晶体管器件(晶体管210)位于半导体芯片302上的开关208A与208B之间 (在图3中的标记为210的位置)。这里，晶体管210位于开关208A与208B之间以电隔离开关208A和208B而不是例如衬底半导体材料区域(无特定器件)(即STI )。将晶体管210用于电隔离而不是例如STI可以造成芯片302上的面积节省。将多个器件(比如存储器单元202和204)定位于单个芯片(例如芯片302)上可能需要在芯片上运用用于在器件之间提供电隔离以防止它们相互电干扰的方法或者器件。将STI用于电隔离必然需要基于可制造性和/或设计规则的STI最小尺度。对照而言，将晶体管比如晶体管 210定位于芯片上的器件之间可以在器件之间提供充分电隔离而尺度相等或者更少并且有附加益处(即增加存储器设备的电流能力)。在一些实施方式中，也可以产生可以转变成更密集芯片(即每芯片面积的更多器件)的片上面积节省。在替代实施方式中，存储器设备200可以包括针对这里描述的元件的替代或者附加元件，这些替代或者附加元件被配置成执行如这里公开的存储器存储功能。例子实施方式
图4是存储器设备400的例子实施方式的示意图。如图4中所示，存储器设备400可以包括多对存储器单元。在替代实施方式中，可以按行和/或列布置存储器单元。例如在一个实施方式中，存储器设备400包括两个存储器设备200或者换而言之为两对存储器单元(202,204,402和404)。存储器单元202、204、402和404每个包括存储器存储器件(206A、 206B、406A、406B)和开关(208A、208B、408A、408B)。在一个实施方式中，如图4中所示，字线WL耦合到每个存储器单元202、204、402 和404。例如字线WL可以耦合到每个存储器单元202、204、402和404的每个开关(分别为 208A、208B、408A、408B)的栅极。在一个实施方式中，字线札被配置成切换每个开关208A、 208B、408A、408B从而控制电流经过开关并且因此分别经过存储器存储器件206A、206B、 406A、406B的流动。在替代实施方式中，字线札可以耦合到开关208A、208B、408A、408B，使得它们在由字线WL控制时协调操作(即全部一起接通或者全部一起关断)或者开关208A、 208B.408A和408B可以在各种组合中以其它方式操作(例如一个或者多个在其它接通时关断，以及反之亦然)。在其它替代实施方式中，可以在存储器设备400中使用不止一个字线。 例如，如下文描述的那样，可以使用两个或者更多字线而每个字线控制限定一组存储器单兀。在一个实施方式中，如图4中所示，存储器单元202、204、402和404全部耦合到共享(共同)电源线SL。在替代实施方式中，存储器单元202、204、402和404可以耦合到单独电源线或者可以耦合到成组的共享电源线。在例子存储器设备400中，经由位线BLO访问存储器单元202，经由位线BLl访问存储器单元204，经由位线BL2访问存储器单元402，而经由位线BL3访问存储器单元404。对存储器单元202、204、402和404的访问包括读取和 /或写入访问。在一个实施方式中，如图4中所示，晶体管210如参照图2描述的那样耦合于存储器单元202与存储器单元204之间，而另一晶体管410以相似方式耦合于存储器单元402 与存储器单元404之间。另外，晶体管410可以在组成和功能方面比作如上文描述的晶体管210，但是为关于存储器单元402和存储器单元404。在替代实施方式中，晶体管210和 /或晶体管410可以是与开关208A、208B、408A和/或408B中的至少一个开关相同类型的器件。在一个实施方式中，晶体管210在存储器单元202与204之间提供电隔离和/或晶体管410在存储器单元402与404之间提供电隔离。例如，如上文参照晶体管210描述的那样，也可以在半导体芯片上的存储器单元402与404之间使用晶体管410来代替浅沟槽隔离(STI)。将晶体管410用于电隔离而不是例如STI可以造成芯片上的附加面积节省从而再次可能促成更密集芯片。如图4中所示，在一个实施方式中，晶体管210和/或410的栅极耦合到字线WL。 在图4的图示中，为了附图细节的清楚而将字线WL部分地示为虚线。因而在该实施方式中，字线札切换晶体管210和410以及开关208A、208B、408A和408B。在一个替代实施方式中，字线WL切换晶体管210和/或410中的至少一个晶体管，使得它与开关208A、208B、 408A和408B中的至少一个开关协调操作(即在开关208A、208B、408A和408B中的至少一个开关接通时接通而在开关208A、208B、408A和408B中的相同开关关断时关断)。在替代实施方式中，存储器设备400可以包括针对这里描述的元件的替代或者附加元件，这些替代或者附件元件被配置成执行如这里公开的存储器存储功能。在替代实施方式中，存储器阵列可以如图5的例子存储器阵列500中所示的那样包括许多存储器单元(或者成对存储器单元)。在图5中所图示的例子阵列500中，按行和
1列布置多个存储器单元或者成对存储器单元，比如也在图2和图4中示出的存储器单元202 和204。然而这并非旨在作为限制。在替代实施方式中，可以在其它布置(例如其它几何或者偏移图案等)中布置多个存储器单元和/或成对存储器单元。存储器阵列500为存储器设备200和/或400的阵列的例子。如图5中所示，每个存储器单元或者每对存储器单元以与图2中所示的存储器设备200和图4中所示的存储器设备400400相似的方式包括存储器存储器件(比如存储器存储器件206A)和开关(比如开关208A)。因而图5中所示的每对存储器单元旨在如参照图2和图4中描述的成对存储器单元所描述的那样工作。在图5的阵列中，位线关联于(并且耦合到)存储器单元列中的每个存储器单元。在例子阵列(具有“N”列存储器单元的阵列)中的位线标记为BLO、BLU BL2、BL3、...BL(N-4)、BL(N-;3)、BL(N-2)和BL(N-I)。每个位线提供对相应列中的每个存储器单元的读取和/或写入访问。在一个实施方式中，如图5中所示，字线(例如WL0、WL1、WL2、WL3、WL4和WL5)耦合到每个存储器单元(例如存储器单元202)中的开关(例如开关208A)。在图5中所示的例子实施方式中，字线(例如字线Wi))耦合到存储器单元行中的每个开关。例如在阵列500中可以有耦合到每行存储器单元(或者每组存储器单元)的一个字线。在替代实施方式中，在阵列500中可以有比行更少或者更多的字线(即字线可以由不止一行或者不止一组共享， 多个字线可以耦合到单行或者单组等)。在实施方式中，字线被配置成切换存储器单元行或者组中的每个开关(即“接通”或者“关断”电流经过开关和对应存储器存储器件的流动)。 在替代实施方式中，字线可以耦合到该行或者该组中的开关，使得开关在由字线控制时协调操作(即全部一起接通或者全部一起关断)，或者开关可以在各种组合中以其它方式操作 (例如一个或者多个在其它接通时关断，以及反之亦然)。在一个实施方式中，如图5中所示，多列(和/或多行)存储器单元耦合到共享(共同)电源线(即电源线SL0)。在替代实施方式中，存储器单元可以耦合到单独电源线或者可以耦合到成组的共享电源线。例如在图5的图示中，四列(或者两对存储器单元列)耦合到单个电源线(例如SL0、SL(N/4-l)等)。在其它实施方式中，存储器单元可以根据其它布置或者分组而耦合到电源线。在一个实施方式中，如图5中所示，晶体管(例如晶体管210)耦合于一对存储器单元的每个存储器单元之间。在图5中所示的例子阵列500中图示了这一点。也如参照图2 和图4描述的那样，在例子阵列500中，晶体管210耦合于存储器单元202与存储器单元 204之间。在所示的例子实施方式中，其它晶体管以相似的方式耦合于成对的存储器单元之间。例如，阵列500的存储器单元按列成对布置而晶体管耦合于相应成对存储器单元中的每个存储器单元之间。在替代实施方式中，阵列500中所使用的隔离晶体管可以是与阵列 500的存储器单元的至少一个开关相同类型的器件。在一个实施方式中，隔离晶体管(比如晶体管210)在阵列500中的一对存储器单元的每个存储器单元之间提供电隔离。例如，如上文参照图2、图3和图3描述的那样，可以在半导体芯片上的存储器单元之间使用隔离晶体管来代替浅沟槽隔离(STI)。将隔离晶体管用于电隔离而不是例如STI可以在存储器单元之间提供充分电隔离且有附加益处(即增加存储器阵列500的电流能力)。在一些实施方式中，也可以产生可以转变成更密集阵列 (即每芯片面积的更多器件)的片上面积节省。
如图5中所示，在一个实施方式中，一行隔离晶体管(比如晶体管210)的栅极耦合到字线(例如W/ 0、WL，UffL' 2、WL，3、WL，4禾Π WL，5)。在其它实施方式中，隔离晶体管可以耦合到不同分组中的字线。在图5中所示的实施方式中，耦合到隔离晶体管的字线与耦合到阵列500中的开关的字线分离。在替代实施方式中，隔离晶体管和开关可以共享(耦合至IJ) 一个或者多个共同(共享)字线。在一个实施方式中，字线(比如字线WL’ 0)切换至少一个隔离晶体管(比如晶体管210)，使得它与至少一个开关协调操作(即在至少一个开关接通时接通而在相同一个开关关断时关断)。在替代实施方式中，存储器阵列500可以包括针对这里描述的元件的替代或者附加元件，这些替代或者附加元件被配置成执行如这里公开的存储器存储功能。代表件操作原理
图6和图7是图示了存储器设备400的例子操作原理的示意图并且适用于参照图2和图4描述的设备200和400。一般而言，当组合地选择位线(比如位线BL0)和字线(比如字线WL)时访问(即读取和/或写入)存储器存储器件(比如器件206A)。然后通过向一个或者多个节点施加预定电压和/或电流来实现对存储器存储器件的读取和/或写入。在贯穿本公开内容给出的例子中，可以关于特定节点、存储器存储器件、位线等描述代表性操作原理。给出的例子是为了在描述原理时的清楚并且同样适用于在描述的电路中的其它等效节点、存储器存储器件、位线等。在替代实施方式中，存储器存储器件(例如206A、206B、406A、406B)是基于器件当前存储的值(例如0、1)而具有阻态的NVM偶极器件。例如，如上文讨论的那样，存储器存储器件206可以是磁隧道结(MTJ)偶极器件等。使用存储器存储器件206A的例子，与存储器存储器件206A关联的开关208A可以被配置成响应于在字线WL上接收的控制信号而将存储器存储器件206A选择性地耦合到电源线SL。图6-9中的箭头表明电流的流动。图6和图7中所图示的写入操作示出了存储器设备400 (和200)的双向写入电流能力的例子。在对存储器存储器件206A的例子写入操作期间，如图6中所示，位线BLO偏置成 “写入电压电平低，，(例如0伏特)，并且向电源线SL施加预定写入电流(具有对应“写入电压电平高"VDD，例如1. 1伏特)。可以基于在BLO与电源线SL之间的电压差而向字线WL施加控制电压VDD+ (例+1.5伏特)以接通开关208A (激活电流经过开关208A和存储器存储器件206A的流动)。电流经过存储器件206A的流动至少部分基于存储器件206A的电阻并且造成在存储器件206A处存储的值(例如0、1 )。在实施方式中，如图6中所示，晶体管210在位线BLO处的写入操作期间当处于 “关断”或者非导通状态(这由在它的栅极处的控制信号值确定)时在存储器存储器件206A 与206B之间提供电隔离。晶体管210的这一“关断”条件可以足以防止不期望的电流在位线BLl与BLO之间的流动并且在邻近存储器单元(202和204，如图4中所示)之间提供单元间电隔离。在实施方式中，晶体管210可以在位线BLO处的写入操作期间当“接通”(这由在它的栅极处的控制信号值确定)时提供附加写入电流路径，由此增加存储器设备400的总写入电流能力。在一个实施方式中，位线BLl可以关于在BLO处的电压为“浮动”以减少不期望的
12电流流过位流BLl从而防止对存储器存储器件206B的无意写入访问。替代地，在实施方式中，位线BLl可以耦合到接地以减少或者防止不期望的电流流过位线BLl。在替代实施方式中，位线BL2和/或BL3可以偏置成与SL (即VDD)相同的电压以防止电流经过位线BL2 和/或BL3的流动。这可以用来在BLO处的写入操作期间避免或者防止对存储器存储器件 406A和406B的无意写入访问。在图7的示意图中图示了在位线BLO处的另一例子写入操作。然而在图7中所示的例子中，写入电流极性由于位线BLO关于电源线SL的反向偏置而与图6中所示的写入电流极性相反。例如，电源线SL偏置成“写入电压电平低”(例如0伏特)并且向位线BLO施加写入电流(例如具有对应“写入电压电平高” VDD，例如1. 1伏特)。向字线WL施加控制电压VDD (例如+1.1伏特)以“接通”开关208A从而允许电流从位流BLO流向电源线SL。在一个实施方式中，在位线BLO与电源线SL之间的电流流向(这通过在这些节点施加预定电压来确定)确定存储于存储器存储器件206A的值(例如0或者1)。在实施方式中，晶体管210可以在位线BLO处的写入操作期间当“接通”(这由在它的栅极处的控制信号值确定)时提供附加写入电流路径，由此增加存储器设备400的总写入电流能力。这可以具有向存储器存储器件206A提供附加电流以改进写入操作的益处。在一个实施方式中，位线BLl可以关于在BLO处的电压为“浮动”以减少或者防止不期望的电流流过位线BLl。在替代实施方式中，位线BL2和/或BL3可以偏置成与SL(即 0伏特)相同的电压以防止电流经过位线BL2和/或BL3的流动。这可以用来在BLO处的写入操作期间避免或者防止对存储器存储器件406A和406B的无意写入访问。在图8的示意图中图示了在位线BLO处的例子读取操作。图8是参照图4、图6和图7描述的存储器架构的实施方式800的示意图。然而在图8中所图示的实施方式中，多个字线用来切换各种开关。在所示的例子中，两个字线(WL’和WL’’)用来切换两组开关。 在替代实施方式中，如下文描述的那样，附加字线也可以用来切换其它开关分组。在一个实施方式800中，如图8中所示，字线WL’耦合到并且配置成切换每个开关208A、208B、408A、408B从而控制电流经过开关并且因此分别经过存储器存储器件206A、 206B、406A、406B的流动。字线WL，可以如上文描述的那样控制电流经过这些开关的流动。 此外，字线WL’，耦合到并且配置成切换每个开关(晶体管210和410)从而如上文关于图 4、图6和图7描述的那样控制电流经过这些开关的流动并且因此控制每个开关210和/或 410是正在存储器单元之间提供电隔离(通过处于非导通“关断”状态)还是正在存储器单元之间提供传导路径(通过处于导通“接通”状态)。在一个实施方式800中，独立驱动字线和，。独立驱动两个字线可以减少或者防止在邻近存储器单元之间的读取扰动。例如通过使用单独字线WL’ ’，可以独立于开关 208A、208B、408A 和 408B 切换晶体管 210 和 410。因此开关 208A、208B、408A 和 408B 中的一个或者多个开关可以“接通”而晶体管210和410可以“关断”。这一独立切换组合可以在BLO处的读取操作期间减少或者防止来自位线BLl的电流流动并且由此抑制来自该位线的读取扰动。此外，如所示的使用两个字线可以在各种实施方式中提供对个别开关的更大控制。在替代实施方式中，两个字线耦合到不同开关分组从而提供对不同分组中的开关的替代控制。在一个实施方式中，字线WL’和WL’ ’如图8中所示的那样耦合在一起并且被一起驱动。例如，字线WL’和WL’，可以耦合使得它们具有连续性并且并行切换相应开关和/或晶体管。在一个例子中，字线WL，和WL，，可以耦合在一起使得开关208A和208B与晶体管 210 一起“接通”。这可以造成复合存储器件的减少可变性，该复合存储器件在字线耦合在一起时包括开关208A和208B以及晶体管210。例如，可以在读取操作器件通过组合开关 208A与开关208B和晶体管210 (并行激活它们)来减少或者消除开关208由于制造所致的变化的影响。另一方面，在位线BLO处的写入操作期间，将字线WL’和WL’ ’ 一起耦合和驱动可以比用个别器件造成有效“更大器件”响应，其中经过存储器存储器件206A的电流在写入操作期间增加。在一个实施方式中，经过存储器存储器件206A的写入电流在字线WL’和WL’， 被一起耦合和驱动时被增加了近似50%。在替代实施方式中，经过存储器存储器件206A的写入电流由于耦合字线而被增加更小或者更大数量。在替代实施方式900中，如图9中所示，字线WL’耦合到并且配置成切换每个开关 208A和408A从而控制电流经过开关并且因此分别经过存储器存储器件206A和406A的流动。此外，字线WL，，’耦合到并且配置成切换每个开关208B和408B从而控制电流经过开关并且因此分别经过存储器存储器件206B和406B的流动。字线WL，和WL，’ ’可以如上文描述的那样控制电流经过这些开关的流动。另外如参照图8描述的那样，字线WL’’耦合到并且配置成切换每个开关(晶体管)210和410从而如上文关于图4、图6、图7和图8描述的那样控制电流经过这些开关的流动并且因此控制每个开关210和/或410是正在存储器单元之间提供电隔离(通过处于非导通“关断”状态)还是正在存储器单元之间提供传导路径(通过处于导通“接通”状态)。在一个实施方式900中，独立驱动字线WL，、WL，，和WL，，，。独立驱动三个字线可以进一步减少或者防止在邻近存储器单元之间的读取扰动，如图9中所示。此外，如所示的使用三个字线可以在各种实施方式中提供对个别开关的甚至更大控制。例如在图9中所示的读取操作期间，基于从字线WL’接收的信号将开关208A和408A选择为“传导”。(字线 WL，，’和WL，，分别)独立控制并且在非传导状态中示出开关208B和408B以及隔离晶体管 210和410。由于读取操作正出现于位线BLO处，所以向BLO施加电压“vread”并且向电源线SL而且也向BL2施加零伏特从而造成经过存储器存储单元206A的用于读取访问的电流流动。无电流流过存储器设备900的其它部分(即其它位线、开关等)例如减少或者防止在BLO处的读取操作的读取扰动。在图9中通过在位线BLl和BL3处使用“X”来进一步图示这一点。在实施方式中，如果开关208B和408B以及晶体管210和410 “关断”(非导通状态)而开关208A和408B独立“接通”(传导)，则在位线BLl和BL3处的电压可以在位线 BLO处的读取操作期间无关。再次可以用独立驱动的字线来实现这一切换状态。在替代实施方式中，三个字线耦合到不同开关分组从而提供对不同分组中的开关的替代控制。在替代实施方式中，其它数目的字线可以用来控制各种其它开关分组。在一个实施方式中，字线WL，、WL，’和WL’ ’ ’如图9中所示的那样耦合在一起并且被一起驱动。例如，如上文参照图8描述的那样，字线WL’、WL’ ’和WL’ ’ ’可以耦合使得它们具有连续性并且并行切换相应开关和/或晶体管。在一个例子中，字线WL’、ffL’’和WL’’’ 可以耦合在一起，使得开关208A和208B与晶体管210 —起“接通”。再次，这可以造成包括开关208A和208B以及晶体管210的复合存取器件在字线耦合在一起时的减少可变性。例如，可以在读取操作期间通过组合开关208A与开关208B和晶体管210来减少或者消除开关208A由于制造所致的变化的影响。类似于上文描述的内容，在位线BLO处的写入操作期间，一起耦合和驱动字线 WL’、WL’，和WL’，，可以比用个别器件造成有效“更大器件”响应，其中经过存储器存储器件 206A的电流在写入操作期间增加。在一个实施方式中，经过存储器存储器件206A的写入电流在字线WL’、WL’，和WL’，，被一起耦合和驱动时被增加了近似50%。在替代实施方式中， 经过存储器存储器件206A的写入电流由于耦合字线而被增加更小或者更大数量。具有附加隔离晶体管的例子实施方式
图10是在成对存储器单元之间包括附加晶体管(1002和1004)的存储器设备100的实施方式的示意图。存储器设备1000以与如上文已经关于图4和图6-9描述的存储器设备 200和400相似的方式工作并且可以包括相似的部件。然而如进一步讨论的那样，存储器单元1000包括配置成在成组存储器单元之间提供隔离的一个或者多个附加晶体管(隔离晶体管)。例如，可以在成组存储器单元或者成对存储器单元之间使用晶体管1002和1004来代替浅沟槽隔离(STI)以在半导体芯片上的成组或者成对存储器单元之间提供电隔离。在替代实施方式中，隔离晶体管(比如例如晶体管210、410、1002和1004)提供的电隔离可以在存储器单元行和/或列(或者存储器单元组)之间。在图10的图示中，第一对存储器单元包括存储器单元202和204。每个存储器单元202、204包括开关(分别为208A和208B)。如上文描述的那样，字线WL耦合到每个开关 208A和208B并且配置成切换开关208A和208B以控制电流分别流向存储器存储器件206A 和206B。每个开关可以响应于在字线WL上接收的控制信号而将关联的存储器存储器件选择性地耦合到电源线SL，以对存储器存储器件访问读取/写入。晶体管210耦合到每个存储器单元202和204以在存储器单元202与204之间当晶体管210 “关断”时提供电隔离 (或者替代地在被选为“接通”时提供经过晶体管210的传导路径)。在一个实施方式中，如图10中所示，晶体管210的栅极耦合到字线WL。此外，第二对存储器单元包括存储器单元402和404。每个存储器单元402和404 包括开关(分别为408A和408B)。在一个实施方式中，字线札耦合到开关408A和408B并且也如上文描述的那样配置成切换开关408A和408B。在替代实施方式中，一个或者多个其它字线(比如字线WL，、WL，，、WL，，，等)可以耦合到开关408A和408B中的一个或者两个开关，其它字线被配置成切换一个或者两个开关。晶体管410耦合到每个存储器单元402和 404以在存储器单元402与404之间当晶体管410 “关断”时提供电隔离(或者替代地在被选为“接通”时提供传导路径)。在一个实施方式中，如图10中所示，晶体管410的栅极耦合到字线WL。在替代实施方式中，晶体管410的栅极耦合到字线WL。在替代实施方式中， 晶体管410的栅极可以耦合到上文关于开关408A和408B提到的一个或者多个其它字线。在一个实施方式中，如图10中所示，第一对存储器单元(202和204)以及第二对存储器单元(402和404)共享共同电源线SL。在替代实施方式中，成对存储器单元的一个或者多个存储器单元可以使用替代或者附加电源线。如上文关于图2、图4和图6-9讨论的那样，包括存储器器件1000的成对存储器单元的一个或者多个存储器单元可以包括NVM存储器存储器件。替代地或者此外，一个或者多个存储器单元可以包括替代技术的存储器存储器件(例如MRAM、PRAM、OUM、CRAM、FERAM、 FE聚合物器件、NR0M、接触ROM、通孔ROM等)。此外，如讨论的那样，成对存储器单元的一个或者多个开关可以是MOS器件。例如，一个或者多个开关可以是NMOS或者PMOS晶体管器件。替代地或者此外，一个或者多个开关可以是替代技术(例如JFET、FREDFET等)的切换器件。在一个实施方式中，如图10中所述，存储器器件1000可以包括配置成将一对存储器单元与另一对存储器单元电隔离的一个或者多个附加晶体管(示为1002和1004)。例如在图10的图示中，晶体管1002耦合于存储器单元202与402之间从而在存储器单元202与 402之间提供电隔离。在一个实施方式中，晶体管1002也在第一对存储器单元(202和204) 与第二对存储器单元(402和404)之间提供电隔离。此外(或者替代地)，晶体管1004耦合于存储器单元204与404之间从而在存储器单元204与404之间提供电隔离。在实施方式中，晶体管1004也在第一对存储器单元(202和204)与第二对存储器单元(402和404)之间提供电隔离。在替代实施方式中，晶体管1002和1004 (等)可以在替代配置中耦合以在存储器单元或者成对(或者成组)存储器单元之间提供电隔离。在图10中所示的例子实施方式中，晶体管1002和1004的栅极耦合到字线WL。因而字线WL切换晶体管1002和1004以在被选为“关断”时提供电隔离或者在被选为“接通” 时提供传导路径。在替代实施方式中，晶体管1002和1004中的一个或者两个晶体管的栅极可以耦合到一个或者多个替代或者附加字线，那些字线切换晶体管1002和1004中的一个或者两个晶体管。例如在一个实施方式中，耦合到晶体管1002和1004的栅极的字线(WL 或者其它)可以被配置成切换晶体管1002和1004，使得它们在字线未选(将晶体管1002和 1004置于非传导“关断”状态)时将第一对存储器单元(202和204)与第二对存储器单元 (402和404)电隔离，并且使得晶体管1002和1004在字线被选(将晶体管1002和1004置于传导“接通”状态)时允许电流在第一对存储器单元与第二对存储器单元之间流动。此外，晶体管1002和1004在字线(这里为WL)未选时在邻近位线(用于晶体管 1002的BLO和BLl以及用于晶体管1004的BL2和BL3)之间提供电隔离，并且晶体管1002 和1004在字线被选时在邻近位线之间提供电流路径。参照图11和图12示出了其中晶体管1002和1004处于“接通”状态(字线被选)的存储器设备100的例子，其中在图11和图 12 二者中均正出现在位线BLO处的写入操作。图11和图12的示意图示出了包括双向写入电流能力的存储器设备1000的例子实施方式。图11和图12的示意示了处于在位线BLO处的写入操作的存储器设备1000。 尽管为了更为清楚而在图11和图12已省略一些标记，但是理解的是，在图11和图12中代表图10的如下存储器设备1000，该存储器设备包括参照图10示出和描述的所有部件。在实施方式中，如图11和图12中所图示，存储器设备1000如上文关于图6和图7 描述的那样由于对特定位线和对电源线SL的电压偏置而有双向写入电流能力。双向写入电流能力可以在可以用于形成存储器件200、400和/或1000的存储器存储器件206类型方面提供更大灵活性。例如当向STI-MRAM器件(等)(此时它用作存储器存储器件206)写入时使用双向写入电流。第一电流极性可以用来向STT-MRAM器件写入0，而相反极性可以用来向STT-MRAM器件写入1。在一个实施方式中，晶体管210、410、1002和1004在它们处于非导通状态时在存储器单元和/或成对/成组存储器单元之间提供电隔离而在它们处于导通状态时在存储器单元和/或成对/成组存储器单元之间提供电流路径。晶体管210和410与晶体管1002和1004的组合允许用于向存储器设备1000的位线写入的附加电流路径。如图11的图示中所示，在向位线BLO写入0 (“零”)(将存储于存储器存储器件206A中)的情况下，在电源线SL与位线BLO之间的电流路径不仅包括经过开关208A的路径而且包括经过(至少)晶体管210、410、1002和1004的多个附加路径。图中的箭头示出了从电源线SL到位线BLO的电流流向。再次如图12中所示，在向位线BLO 写入1 (“一”)(将存储于存储器存储器件206A中)的情况下，在电源线SL与位线BLO之间的电流路径不仅包括经过开关208A的路径而且包括经过(至少)晶体管210、410、1002和 1004的多个附加路径。图中的箭头示出了从位线BLO到电源线SL的电流流向。在一个实施方式中，存储器单元和/或成对/成组存储器单元共享共同电源线(比如图10-12中所示的电源线SL)。在存储器设备1000的替代实施方式中，当在位线处进行读取操作时，一个或者多个其它位线可以关于在位线处的电压为浮动以减少或者防止读取扰动。例如在图12的图示中，位线BLl、BL2和BL3中的一个或者多个位线可以在BLO处的读取操作期间关于在BLO 处的电压为浮动。替代地，在一个实施方式中，位线BLl、BL2和BL3中的一个或者多个位线可以耦合到接地以减少或者防止不期望的电流流过位线BL1、BL2和BL3。代表性过程
图13图示了用于在半导体芯片上将第一存储器单元与第二存储器单元电隔离的代表性过程1300。参照图2-12描述过程1300。其中描述该过程的顺序并非旨在理解为限制， 并且可以按任何顺序组合任何数目的所描述过程块以实施该过程或者替代过程。此外，可以从该过程删除个别块而不脱离这里描述的主题内容的精神和范围。此外，该过程可以用任何适当的硬件、软件、固件或其组合来实施而不脱离这里描述的主题内容的范围。在块1302，晶体管(比如晶体管210)耦合到第一存储器单元(比如存储器单元 202)。在实施方式中，晶体管的源极或者漏极耦合到第一存储器单元(例如如图2中所示)。在块1304，晶体管也耦合到第二存储器单元(比如存储器单元204)。在实施方式中，晶体管的源极或者漏极中的另一个耦合到第二存储器单元(例如如图2中所示)。在替代实施方式中，另一切换器件(例如二极管、忆阻器等)可以根据另一切换器件上的相应端子、 代替晶体管且以相似的方式耦合到第一和第二存储器单元。在块1306，导体(比如例如字线WL)耦合到晶体管的栅极，使得导体被配置成在传导状态与非传导状态之间切换晶体管。此外或者替代地，导体也耦合到第一存储器单元的第一开关(比如例如开关208A)的栅极和/或到第二存储器单元的第二开关(比如例如开关 208B)的栅极，使得导体被配置成在传导状态与非传导状态之间切换第一开关和/或第二开关。在块1308，晶体管(或者其它切换器件)在晶体管处于非导通状态(这由来自导体的信号确定)时将第一存储器单元与第二存储器单元电隔离。在替代实施方式中，晶体管可以在晶体管处于导通状态(这由来自导体的另一信号确定)时提供导通路径。在一些实施方式中，可以在存储器设备中包括多对或者多组。例如，第一存储器单元可以是第一组存储器单元之一而第二存储器单元可以是第二组存储器单元之一。在实施方式中，第二晶体管(或者其它切换器件)在第二晶体管的源极或者漏极(或者相应端子) 之一处耦合到第三存储器单元，该第三存储器单元为第一组存储器单元中的另一存储器单元。此外，第二晶体管在第二晶体管的源极或者漏极中的另一个处耦合到第四存储器单元， 该第四存储器单元为第二组存储器单元中的另一存储器单元。在实施方式中，第二晶体管在以这一方式配置时(当第二晶体管处于非导通状态时)将第一组存储器单元与第二组存储器单元电隔离。在替代实施方式中，第二晶体管可以基于在它的栅极处接收的控制信号在非导通与导通状态之间切换。因而第二晶体管可以在处于导通状态时在存储器单元或者成对/成组存储器单元之间提供电流路径。在各种实施方式中，附加晶体管(或者其它切换器件)可以用来在处于非导通状态时隔离存储器单元和/或成组存储器单元而在处于导通状态时在存储器单元和/或成组存储器单元之间提供电流路径。在替代实施方式中，第一和/或第二晶体管可以用各种其它方式被耦合成在存储器设备中提供电隔离或者导通路径。另外，存储器单元可以布置成图案、阵列等并且可以在各种组合中共享电源线且仍在本公开内容的范围内。结论
虽然已用对结构特征和/或方法动作特有的语言描述了本公开内容的实施方式，但是将理解的是实施方式不必限于描述的具体特征或者动作。相反，公开了具体特征和动作作为实施本发明的代表性形式。
权利要求
1.一种电子设备，包括第一存储器单元，包括第一开关； 第二存储器单元，包括第二开关；导体，耦合到所述第一开关和到所述第二开关并且配置成切换所述第一开关和所述第二开关；以及晶体管，在所述晶体管的源极或者漏极之一处耦合到所述第一存储器单元而在所述晶体管的源极或者漏极中的另一个处耦合到所述第二存储器单元，所述晶体管的栅极耦合到所述导体。
2.根据权利要求1所述的电子设备，其中所述第一开关、所述第二开关和所述晶体管中的至少一个为金属氧化物半导体(MOS)器件。
3.根据权利要求1所述的电子设备，其中所述第一存储器单元和所述第二存储器单元中的至少一个存储器单元包括非易失性存储器(NVM)偶极器件。
4.根据权利要求1所述的电子设备，其中所述晶体管被配置成将所述第一存储器单元与所述第二存储器单元电隔离。
5.根据权利要求1所述的电子设备，其中所述第一存储器单元和所述第二存储器单元共享共同电源线。
6.根据权利要求1所述的电子设备，还包括能操作用于选择所述第一存储器单元的第一位线和/或能操作用于选择所述第二存储器单元的第二位线。
7.一种存储器设备，包括多对存储器单元，每个存储器单元包括开关；导体，耦合到所述多对存储器单元中的至少第一组的每个存储器单元并且配置成切换所述至少第一组的每个存储器单元的每个开关；以及晶体管，耦合到每对存储器单元，所述晶体管耦合到每对的每个存储器单元。
8.根据权利要求7所述的存储器设备，其中所述晶体管的栅极耦合到所述导体。
9.根据权利要求7所述的存储器设备，其中所述多对存储器单元共享共同电源线。
10.根据权利要求7所述的存储器设备，还包括 所述多对存储器单元中的第二组；以及第二晶体管，配置成将所述第一组中的第一存储器单元耦合到所述第二组中的第二存储器单元，所述第二晶体管被配置成将所述第一存储器单元与所述第二存储器单元电隔1 O
11.根据权利要求10所述的存储器设备，其中所述第二晶体管的栅极耦合到所述导体。
12.根据权利要求10所述的存储器设备，还包括第三晶体管，配置成将所述第一组中的第三存储器单元耦合到所述第二组中的第四存储器单元，所述第三晶体管被配置成将所述第三存储器单元与所述第四存储器单元电隔离。
13.根据权利要求12所述的存储器设备，其中所述第三晶体管的栅极耦合到所述导体。
14.根据权利要求10所述的存储器设备，还包括能操作用于选择所述第一存储器单元的第一位线和能操作用于选择所述第二存储器单元的第二位线中的至少一个。
15.根据权利要求14所述的存储器设备，其中所述第二位线能配置成关于存在于所述第一位线处的电压浮动。
16.根据权利要求14所述的存储器设备，其中所述第一位线和所述第二位线中的至少一个能配置成关于电源线被偏置以提供对所述第一存储器单元和所述第二存储器单元中的至少一个的双向写入能力。
17.一种装置，包括第一对存储器单元，所述第一对存储器单元的每个存储器单元包括开关； 第一导体，耦合到所述第一对存储器单元的每个开关，所述第一导体被配置成切换所述第一对存储器单元的每个开关；第一晶体管，耦合到所述第一对存储器单元，所述第一晶体管到所述第一对中的每个存储器单元，所述第一晶体管的栅极耦合到所述第一导体；第二对存储器单元，所述第二对存储器单元的每个存储器单元包括开关； 第二导体，耦合到所述第二对存储器单元的每个开关，所述第二导体被配置成切换所述第二对存储器单元的每个开关；以及第二晶体管，耦合到所述第二对存储器单元，所述第二晶体管到所述第二对中的每个存储器单元，所述第二晶体管的栅极耦合到所述第二导体。
18.根据权利要求17所述的装置，其中所述第一对存储器单元和所述第二对存储器单元共享共同电源线。
19.根据权利要求17所述的装置，还包括第三晶体管，耦合到所述第一对存储器单元的第一存储器单元和所述第二对存储器单元的第一存储器单元；以及第四晶体管，耦合到所述第一对存储器单元的第二存储器单元和所述第二对存储器单元的第二存储器单元。
20.根据权利要求19所述的装置，还包括第三导体，耦合到所述第三晶体管的栅极和到所述第四晶体管的栅极，所述第三导体被配置成切换所述第三晶体管和所述第四晶体管，其中所述第三晶体管和所述第四晶体管被配置成在所述第三导体未选时将所述第一对存储器单元和所述第二对存储器单元相互电隔离；并且其中所述第三晶体管和所述第四晶体管被配置成在所述第三导体被选时允许在所述第一对存储器单元与所述第二对存储器单元之间的电流流动。
21.一种用于将第一存储器单元与第二存储器单元电隔离的方法，所述方法包括 在晶体管的源极或者漏极之一处将所述晶体管耦合到所述第一存储器单元； 在所述晶体管的所述源极或者所述漏极中的另一个处将所述晶体管耦合到所述第二存储器单元；将导体耦合到所述晶体管的栅极，其中所述晶体管基于经由所述导体在所述晶体管的所述栅极处接收的信号而在传导状态与非传导状态之间切换；并且当所述晶体管处于非传导状态时所述晶体管将所述第一存储器单元与所述第二存储器单元电隔离。
22.根据权利要求20所述的方法，还包括将所述导体耦合到所述第一存储器单元的第一开关的栅极和到所述第二存储器单元的第二开关的栅极，其中所述第一开关和所述第二开关基于经由所述导体在所述第一开关和所述第二开关的栅极处接收的信号而在传导状态与非传导状态之间切换。
23.根据权利要求21所述的方法，其中所述第一存储器单元为第一组存储器单元之一而所述第二存储器单元为第二组存储器单元之一； 所述方法还包括在第二晶体管的源极或者漏极之一处将所述第二晶体管耦合到第三存储器单元，所述第三存储器单元为所述第一组存储器单元中的另一存储器单元；并且在所述第二晶体管的所述源极或者所述漏极中的另一个处将所述第二晶体管耦合到第四存储器单元，所述第四存储器单元为所述第二组存储器单元中的另一存储器单元；将所述导体耦合到所述第二晶体管的栅极，其中所述第二晶体管基于经由所述导体在所述第二晶体管的所述栅极处接收的信号而在传导状态与非传导状态之间切换；并且当所述第二晶体管处于非传导状态时所述第二晶体管将所述第一组存储器单元与所述第二组存储器单元电隔离。
全文摘要
本发明涉及非易失性存储器架构。存储器设备的代表性实施方式在存储器设备的存储器单元之间具有晶体管。存储器设备可以布置成存储器阵列。使用晶体管可以包括在存储器阵列中的成对或者成组存储器单元之间交替地提供电隔离或者电流路径。
文档编号G11C16/02GK102456402SQ201110327168
公开日2012年5月16日 申请日期2011年10月25日 优先权日2010年10月25日
发明者奈伊 A., 德雷 C., 霍夫曼 K. 申请人:英飞凌科技股份有限公司