专利名称：集成电路的监控装置的制作方法
技术领域：
本发明的示例性实施例涉及一种集成电路，更具体而言，涉及一种能够实时监控集成电路的内部电路是否正常操作的集成电路的监控装置。
背景技术：
期望能够开发出具有高集成度、高性能及低功耗的集成电路。随着集成电路变得越来越高度集成，位于芯片中的诸如晶体管的器件的尺寸逐渐减小。因此，已发展出用于保证诸如尺寸缩小的晶体管的器件的特性的稳定性和可靠性的方法。一种用于保证稳定性的方法是监控内部电路的电压或温度。通常，关于监控方法，已采用了这样的一种方法，即在集成电路中额外地设置测试焊盘，并利用测试焊盘来监控所需的信息。然而，此方法可能具有的缺点是，可能由于额外设置的测试焊盘而增加芯片尺寸。为了解决此问题，提出了另一种监控方法，其中，在特定模式下例如在测试模式下利用数据(DQ)焊盘来获取期望的信息。然而，此方法的局限在于，虽然其能在特定的操作模式下监控内部信号，但是不能在集成电路操作时例如在集成电路传送和接收数据时实时监控内部信号。此外，局限还在于难以在误操作的情况下从外部向内部电路施加信号，或者难以执行操作余量估算以改变内部操作和特性。
发明内容
本发明的示例性实施例涉及一种能够实时监控内部电路是否正常操作的集成电路的监控装置。此外，本发明的实施例涉及一种能够在误操作或用于操作余量估算的情况下强制性地向内部施加信号的集成电路的监控装置。根据本发明的示例性实施例，一种半导体存储器件包括多个数据输入/输出焊盘，所述多个数据输入/输出焊盘被配置为将数据传送至存储器单元以及从存储器单元接收数据；警报焊盘，所述警报焊盘被配置为在数据被传送和接收时输出数据错误信息；以及监控装置，所述监控装置被配置为在第一模式下将数据错误信息输出至警报焊盘，在第二模式下将监控信息输出至警报焊盘。根据本发明的另一个示例性实施例，一种半导体存储器件包括多个数据输入/输出焊盘，所述多个数据输入/输出焊盘被配置为将数据传送至存储器单元以及从存储器单元接收数据；警报焊盘，所述警报焊盘被配置为在数据被传送和接收时输出数据错误信息；以及监控装置，所述监控装置被配置为在第一模式下将数据错误信息输出至警报焊盘，、在第二模式下将从警报焊盘输入的警报信号传送至内部电路。根据本发明的另一个示例性实施例，一种集成电路的监控装置包括错误检测信号选择单元，所述错误检测信号选择单元被配置为响应于使能信号而选择包括数据错误信息的第一错误检测信号与包括监控信息的第二错误检测信号中的一个，并输出错误信号；输出驱动器，所述输出驱动器被配置为响应于错误信号来驱动焊盘；输入驱动器，所述输入驱动器被配置为在第三模式下接收经由焊盘输入的警报信号，并驱动警报信号作为内部警报信号；以及测试模式控制单 元，所述测试模式控制单元被配置为当集成电路不处于第三模式时检测监控信息并输出第二错误检测信号，而在第三模式下向内部电路输出内部警报信号作为第二错误检测信号。根据本发明的另一个示例性实施例，一种用于监控集成电路的方法包括以下步骤响应于使能信号而选择包括数据错误信息的第一错误检测信号与包括监控信息的第二错误检测信号中的一个，并且输出错误信号；响应于错误信号来驱动焊盘；在第三模式下接收经由焊盘输入的警报信号，并驱动警报信号作为内部警报信号；以及当集成电路不处于第三模式时检测监控信息并输出第二错误检测信号，而在第三模式下向内部电路输出内部警报信号作为第二错误检测信号。
图I是图示根据本发明的一个示例性实施例的集成电路的监控装置的框图。图2是图示图I的监控装置中的错误检测单元的电路图。图3是图示图I的监控装置中的模式检测单元的电路图。图4是图示图I的监控装置中的错误检测信号选择单元的电路图。图5是图示图I的监控装置中的测试模式控制单元的电路图。图6是图示图I的监控装置中的输出驱动器的电路图。图7是图示图I的监控装置中的输入驱动器的电路图。图8是图示根据本发明另一个示例性实施例的半导体存储器件的框图。
具体实施例方式下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。图I是图示根据本发明一个示例性实施例的集成电路的监控装置的框图。参见图I，根据本发明一个示例性实施例的集成电路包括警报焊盘ALERT PAD、监控装置100、测试模式信号发生单元200和MRS (模式寄存器组)译码器300。监控装置100被配置为在CRC(cyclic redundancy code,循环冗余码)或奇偶校验模式下将循环冗余码(CRC)或奇偶校验信息输出至警报焊盘ALERT PAD。此外，根据本发明示例性实施例的监控装置100在第一测试模式下将温度信息输出至警报焊盘ALERTPAD,在第二测试模式下将经由警报焊盘ALERT PAD输入的警报信号ALERT传送至内部电路。也就是说，监控装置100被配置为除了检测CRC或奇偶校验错误之外，还检测温度错误并强制性地输入警报信号ALERT。测试模式信号发生单元200被配置为将输入的时钟CLK、命令CMD和地址ADDR〈0:N>译码，并产生第一测试模式信号TMl和第二测试模式信号TM2。第一测试模式信号TMl是在第一测试模式下被激活为逻辑高电平的信号，在所述第一测试模式下，与集成电路的操作相关的诸如环境信息的信息一例如温度信息一一被输出至警报焊盘ALERTPAD。另外，第二测试模式信号TM2是在第二测试模式下被激活为逻辑高电平的信号，在所述第二测试模式下，经由警报焊盘ALERT PAD输入的警报信号ALERT被传送至内部电路。MRS译码器300被配置为储存用于CRC模式和奇偶校验模式的信息，并根据输入的时钟CLK、命令CMD和地址ADDR〈0:N>而输出CRC使能信号CRC_EN和奇偶校验使能信号PARITY_EN。CRC使能信号CRC_EN是在CRC模式下被激活为逻辑高电平的信号，奇偶校验使能信号PARITY_EN是在奇偶校验模式下被激活为逻辑高电平的信号。更具体而言，监控装置100包括错误检测单元110、模式检测单元120、错误检测信号选择单元130、测试模式控制单元140、输出驱动器150和输入驱动器160。 错误检测单元110被配置为接收CRC错误信号CRC_ERR0R和奇偶校验错误信号PARITY_ERR0R,并输出具有CRC或奇偶校验信息的第一错误检测信号SIG0。模式检测单元120被配置为接收CRC使能信号CRC_EN、奇偶校验使能信号PARITY_EN和第一测试模式信号TM1，并产生包括模式信息的使能信号EN及其反相形式(下文称之为反相使能信号ENB)。错误检测信号选择单元130被配置为根据使能信号EN和反相使能信号ENB来选择具有CRC或奇偶校验信息的第一错误检测信号SIGO和具有温度信息的第二错误检测信号SIGl之中的一个，并输出第一错误信号ERRUP和第二错误信号ERRDN。输出驱动器150被配置为响应于第一错误信号ERRUP和第二错误信号ERRDN来驱动警报焊盘ALERT PAD。输入驱动器160被配置为在第二测试模式下从外部接收经由警报焊盘ALERT PAD输入的警报信号ALERT，并驱动上述警报信号ALERT作为内部警报信号INT_ALERT。测试模式控制单元140被配置为在第二测试模式下根据内部警报信号INT_ALERT将第二错误检测信号SIGl输出至内部电路，并在不处于第二测试模式时根据温度错误信号TEMP_AB0VE输出第二错误检测信号SIGl。而且，在根据本发明的此示例性实施例中，可以额外地设置CRC和奇偶校验错误检测单元(未示出)，所述CRC和奇偶校验错误检测单元被配置为在CRC模式下检测CRC错误并产生CRC错误信号CRC_ERR0R，以及在奇偶校验模式下检测奇偶校验错误并产生奇偶校验错误信号PARITY_ERR0R ;以及温度感测单元(未示出)，所述温度感测单元被配置为当操作温度高于某温度(例如，预定的温度)时将温度错误信号TEMP_AB0VE激活为逻辑高电平，并输出激活的温度错误信号TEMP_AB0VE。此外，在另一个示例性实施例中，可以设置被配置为检测电压错误的电压检测单元。在又一个示例性实施例中，可以使用具有感测延迟信息的信号来代替温度错误信号TEMP_AB0VE,也可以用需要监控的半导体存储器件的信号代替温度错误信号TEMP_AB0VE。如上所述，监控装置100在CRC或奇偶校验模式下将CRC或奇偶校验信息输出至警报焊盘ALERT PAD，并在第一测试模式下输出包括有关于集成电路的操作温度是否超出特定范围的信息的温度信息。也就是说，在本发明的此示例性实施例中，在第一操作模式下可以利用仅在CRC或奇偶校验模式下使用的警报焊盘ALERT PAD来监控目标内部信息。因此，在实时操作期间，例如当传送和接收数据时，可以通过监控警报焊盘ALERT PAD而确切地获知集成电路的操作温度超过特定温度的临界点。例如，在DRAM器件的情况下，当操作温度大于或等于45°C时可以提供刷新控制单元以缩短刷新周期。即使在刷新控制单元中出现误操作并且未以期望的周期执行刷新时，也可以经由警报焊盘ALERT PAD监控内部操作。此外，监控装置100在第二测试模式下接收经由警报焊盘ALERT PAD输入的警报信号ALERT，并将第二错误检测信号SIGl传送至集成电路中的内部电路。传送至内部电路的第二错误检测信号SIGl可以包括熔丝选择信息，以在第一测试模式的监控之后利用熔丝来改变内部特性。另外，第二错误检测信号SIGl可用在刷新周期控制电路中，或用于控制特性根据温度而改变的半导体器件中的内部时间或操作。例如，在DRAM器件的情况下，如果第二错误检测信号SIGl被用作当温度大于或等于45°C时被激活的温度信号T45_ABOVE，则DRAM器件可以操作为如同其操作温度大于或等于45°C，并且可以被监控是否正常执行操作。
作为参考，第一测试模式信号TMl和第二测试模式信号TM2被设计成不同时被激活。另外，输出驱动器150被设计成不在第二测试模式下操作，而输入驱动器160被设计成仅在第二测试模式下操作。图2是图示图I的监控装置中的错误检测单元110的电路图。参见图2，错误检测单元110包括或非门和两个反相器，并且对输入的CRC错误信号CRC_ERR0R和奇偶校验错误信号PARITY_ERR0R执行“或非”操作。因此，错误检测单元110接收CRC错误信号CRC_ERR0R和奇偶校验错误信号PARITY_ERR0R,并当出现CRC错误或奇偶校验错误时输出具有逻辑低电平的第一错误检测信号SIGO。图3是图示图I的监控装置中的模式检测单元120的电路图。参见图3，模式检测单元120可以包括或非门N0R、与非门ND和反相器INV。或非门NOR接收CRC使能信号CRC_EN和奇偶校验使能信号PARITY_EN并执行“或非”逻辑操作。与非门ND接收或非门NOR的输出以及第一测试模式信号TMl，执行“与非”逻辑操作，并输出反相使能信号ENB。反相器INV将与非门ND的输出反相并输出使能信号EN0因此，模式检测单元120在当CRC使能信号CRC_EN或奇偶校验使能信号PARITY_EN被激活时输出逻辑低电平的使能信号EN和逻辑高电平的反相使能信号ENB，以及在当第一测试模式信号TMl被激活时输出逻辑高电平的使能信号EN和逻辑低电平的反相使能信号 ENB0图4是图示图I的监控装置中的错误检测信号选择单元130的电路图。参见图4，错误检测信号选择单元130包括传送部410、锁存部420和输出部430。传送部410被配置为响应于使能信号ENl和反相使能信号EN2而选择第一错误检测信号SIGO或第二错误检测信号SIGl。锁存部420被配置为锁存并输出传送部410的选中的信号。输出部430将锁存部420的输出反相并输出第一错误信号ERRUP和第二错误信号ERRDN。在本发明的此示例性实施例中，锁存部420可以由反相器锁存器构成，在此情况下，为了保持极性，可以在传送部410的输入端设置用于分别将第一错误检测信号SIGO和第二错误检测信号SIGl反相的反相器。
因此，在CRC或奇偶校验模式下由于使能信号EN变为逻辑低电平，错误检测信号选择单元130选择具有CRC或奇偶校验信息的第一错误检测信号SIG0，将第一错误检测信号SIGO反相，并输出第一错误信号ERRUP和第二错误信号ERRDN。另外，在第一测试模式下由于使能信号EN变为逻辑高电平，错误检测信号选择单元130选择具有温度信息的第二错误检测信号SIG1，将第二错误检测信号SIGl反相，并输出第一错误信号ERRUP和第二错误信号ERRDN。图5是图示图I的监控装置中的测试模式控制单元140的电路图。参见图5，测试模式控制单元140包括第一逻辑控制部510、第二逻辑控制部520和信号组合部530。第一和第二逻辑控制部510和520以及信号组合部530可以分别用与
非门配置。 第一逻辑控制部510被配置为对第二测试模式信号TM2的反相信号和温度错误信号TEMP_AB0VE执行“与非”操作。第二逻辑控制部520被配置为对第二测试模式信号TM2和内部警报信号INT_ALERT执行“与非”操作。信号组合部530被配置为对第一逻辑控制部510的输出与第二逻辑控制部520的输出执行“与非”操作，并输出第二错误检测信号SIG1。因此，测试模式控制单元140在第二测试模式下向内部电路输出并传送内部警报信号INT_ALERT作为第二错误检测信号SIG1，而当不处于第二测试模式时输出温度错误信号TEMP_AB0VE作为第二错误检测信号SIGl。图6是图示图I的监控装置中的输出驱动器150的电路图。参见图6，输出驱动器150包括上拉控制部610、上拉晶体管620、下拉控制部630和下拉晶体管640。上拉控制部610被配置为对第一错误信号ERRUP和第二测试模式信号TM2执行“或”操作，并产生上拉控制信号PU。下拉控制部630被配置为对第二错误信号ERRDN的反相信号与第二测试模式信号TM2执行“或非”操作，并产生下拉控制信号DN。上拉晶体管620和下拉晶体管640分别响应于上拉控制信号UP和下拉控制信号DN而导通或截止，并且上拉晶体管620和下拉晶体管640连接在电源电压VDD与接地电压VSS之间，使得它们的公共端子与警报焊盘ALERT PAD连接。因此，在第二测试模式下，输出驱动器150的上拉晶体管620和下拉晶体管640截止，由此使连接至警报焊盘ALERT PAD的公共端子浮置。在此情况下，警报焊盘ALERTPAD被称为处于高阻抗状态。相反地，当不处于第二测试模式时，输出驱动器150的上拉晶体管620和下拉晶体管640根据第一错误信号ERRUP和第二错误信号ERRDN而导通或截止。更具体而言，当CRC错误信号或奇偶校验错误信号被使能时，第一错误信号ERRUP和第二错误信号ERRDN均变为逻辑高电平，因此，上拉晶体管620截止，而下拉晶体管640导通。因此，输出驱动器150将警报焊盘ALERT PAD驱动至接地电压VSS的电平。然而，当存在温度错误时，第一错误信号ERRUP和第二错误信号ERRDN均变为逻辑低电平，因此，上拉晶体管620导通，而下拉晶体管640截止。因此，输出驱动器150将警报焊盘ALERT PAD驱动至电源电压VDD的电平。图7是图示图I的监控装置中的输入驱动器160的电路图。参见图7，输入驱动器160包括比较部710、上拉驱动部720和输出部730。比较部710被配置为响应于第二测试模式信号TM2而被使能，将从外部输入的警报信号ALERT与参考电压VREF进行比较，并输出比较结果。上拉驱动部720被配置为当第二测试模式信号TM2被去激活时对上拉驱动比较部710的输出。输出部730被配置为将比较部710的输出反相，并输出内部警报信号INT_ALERT。因此，输入驱动器160在第二测试模式信号TM2被激活时输出与从外部输入的警报信号ALERT具有相同极性的内部警报信号INT_ALERT，而当第二测试模式信号TM2被去激活时无论输入信号如何都将内部警报信号INT_ALERT输出为逻辑低电平。图8是图示根据本发明另一个示例性实施例的半导体存储器件的框图。参见图8，根据本发明另一示例性实施例的半导体存储器件包括多个数据输入/输出(DQ)焊盘840，所述多个数据输入/输出(DQ)焊盘840用于将数据传送至存储器单元区810中的存储器单元、以及从存储器单元区810中的存储器单元接收数据；数据输入单元820，所述数据输入单元820用于将经由所述多个DQ焊盘840输入的数据传送至存储器 单元区810 ；以及数据输出单元830，所述数据输出单元830用于经由所述多个DQ焊盘840输出存储器单元区810中的存储器单元的数据。根据图8的示例性实施例的半导体存储器件还包括警报焊盘960，所述警报焊盘960用于在利用MRS建立的第一模式下输出第一错误信息；以及监控装置900，所述监控装置900用于在第一模式下将第一错误信息输出至警报焊盘960，在第二模式下将第二错误信号输出至警报焊盘960，并在第三模式下将经由警报焊盘960输入的警报信号ALERT传送至内部电路(未示出)。这里，第一模式可以是CRC错误或奇偶校验错误检测模式，第二模式可以是用于监控与半导体存储器件的操作有关的信息(如环境信息)——例如温度和电压，第三模式可以是测试输入模式。另外，第一错误信息可以包括CRC或奇偶校验信息，第二错误信息可以包括温度或电压的信息。此外，半导体存储器件还可以包括温度感测单元910，所述温度感测单元910被配置为当操作温度大于或等于某温度(例如预定的温度)时输出温度信号TEMP_AB0VE;电压感测单元920，所述电压感测单元920被配置为感测超出特定范围的电压并输出电压信号V0L_AB0VE ；以及CRC和奇偶校验错误检测单元930，所述CRC和奇偶校验错误检测单元930被配置为检测CRC错误并产生CRC错误信号CRC_ERR0R，以及检测奇偶校验错误并产生奇偶校验错误信号PARITY_ERR0R。另外，半导体存储器件还包括测试模式信号发生单元940，所述测试模式信号发生单元940被配置为将输入至存储器件的时钟、命令和地址译码，并产生第一测试模式信号TMl和第二测试模式信号TM2 ；MRS译码器950，所述MRS译码器950被配置为根据时钟、命令和地址来储存用于CRC错误或奇偶校验错误检测模式的信息，并输出CRC使能信号CRC_EN和奇偶校验使能信号PARITY_EN。因此，根据图8所示的示例性实施例的监控装置900在CRC或奇偶校验模式下将CRC或奇偶校验信息输出至警报焊盘960，在第一测试模式下感测半导体存储器件的超出特定范围的操作温度或电压，并将温度或电压信息输出至警报焊盘960。也就是说，在本发明中，可以在不与CRC或奇偶校验模式一致的模式下即第一模式下经由警报焊盘960监控目标信息。因此，即使在传送和接收数据时也可以实时监控半导体存储器件是否正常执行操作。另外，监控装置900在第二测试模式下接收经由警报焊盘960输入的警报信号ALERT，并向半导体存储器件的内部电路传送警报信号ALERT作为第二错误检测信号SIG1。传送至内部电路的第二错误检测信号SIGl可以包括熔丝选择信息，以在第一测试模式的监控之后利用熔丝改变内部特性。如上所述，在本发明中，可以在集成电路传送和接收数据时利用警报焊盘实时监控内部电路是否正常操作。另外，在误操作或用于操作余量估算以改变内部操作和特性的情况下可以强制性地将警报信号从外部施加至警报焊盘。正如从上述描述中可理解的是，在本发明中，可以在集成电路传送和接收数据时实时监控内部电路是否正常操作。另外，在误操作或用于操作余量估算以改变内部操作和特性的情况下可以强制性地从外部施加信号。另外，在根据本发明的监控装置中，由于不需要设置用于监控内部电路的额外测试焊盘就可以实时监控目标信息，因此可以减小芯片尺寸，并可以减轻面积和成本方面的负担。
虽然已经结合具体的实施例描述了本发明，但是本领域技术人员要理解的是，在不脱离所附权利要求所限定的主旨和范围的情况下，可以进行各种变化和修改。
权利要求
1.一种半导体存储器件，包括 多个数据输入/输出焊盘，所述多个数据输入/输出焊盘被配置为将数据传送至存储器单元以及从存储器单元接收数据； 警报焊盘，所述警报焊盘被配置为在所述数据被传送和接收时输出数据错误信息；以及 监控装置，所述监控装置被配置为在第一模式下将所述数据错误信息输出至所述警报焊盘，在第二模式下将监控信息输出至所述警报焊盘。
2.如权利要求I所述的半导体存储器件，其中，所述第一模式是利用模式寄存器组MRS建立的模式，所述第二模式是利用测试模式建立的模式。
3.如权利要求I所述的半导体存储器件，其中，所述第一模式是循环冗余码CRC错误或奇偶校验错误感测模式，所述第二模式是温度或电压感测模式。
4.如权利要求I所述的半导体存储器件，其中，所述监控装置包括 错误检测信号选择单元，所述错误检测信号选择单元被配置为响应于使能信号而选择包括所述数据错误信息的第一错误检测信号与包括所述监控信息的第二错误选择信号中的一个，并输出错误信号；以及 输出驱动器，所述输出驱动器被配置为响应于所述错误信号来驱动所述警报焊盘。
5.如权利要求4所述的半导体存储器件，其中，所述使能信号根据所述第一模式而产生。
6.如权利要求4所述的半导体存储器件，其中，所述监控装置在第三模式下将从所述警报焊盘输入的警报信号传送至内部电路。
7.如权利要求6所述的半导体存储器件，其中，在所述第二模式下从所述警报焊盘输入的所述警报信号包括熔丝选择信息。
8.如权利要求6所述的半导体存储器件，其中，所述监控装置还包括 输入驱动器，所述输入驱动器被配置为在所述第三模式下接收输入的警报信号并驱动所述输入的警报信号作为内部警报信号；以及 测试模式控制单元，所述测试模式控制单元被配置为当所述半导体存储器件不处于所述第三模式时检测所述监控信息并输出所述第二错误检测信号，而在所述第三模式下向所述内部电路输出所述内部警报信号作为所述第二错误检测信号。
9.一种半导体存储器件，包括 多个数据输入/输出焊盘，所述多个数据输入/输出焊盘被配置为将数据传送至存储器单元以及从存储器单元接收数据； 警报焊盘，所述警报焊盘被配置为在所述数据被传送和接收时输出数据错误信息；以及 监控装置，所述监控装置被配置为在第一模式下将所述数据错误信息输出至所述警报焊盘，在第二模式下将从所述警报焊盘输入的警报信号传送至内部电路。
10.如权利要求9所述的半导体存储器件，其中，所述第一模式是利用模式寄存器组MRS建立的模式，所述第二模式是利用测试模式建立的模式。
11.如权利要求9所述的半导体存储器件，其中，在所述第二模式下从所述警报焊盘输入的所述警报信号包括熔丝选择信息。
12.—种集成电路的监控装置，包括 错误检测信号选择单元，所述错误检测信号选择单元被配置为响应于使能信号而选择包括数据错误信息的第一错误检测信号与包括监控信息的第二错误检测信号中的一个，并输出错误信号； 输出驱动器，所述输出驱动器被配置为响应于所述错误信号来驱动焊盘； 输入驱动器，所述输入驱动器被配置为在第三模式下接收经由所述焊盘输入的警报信号，并驱动所述警报信号作为内部警报信号；以及 测试模式控制单元，所述测试模式控制单元被配置为当所述集成电路不处于所述第三模式时检测所述监控信息并输出所述第二错误检测信号，而在第三模式下向内部电路输出所述内部警报信号作为所述第二错误检测信号。
13.如权利要求12所述的监控装置，其中，所述第一模式是利用模式寄存器组MRS建立的模式，所述第二模式是利用测试模式建立的模式。
14.如权利要求12所述的监控装置，其中，所述错误检测信号选择单元包括 第一传送部，所述第一传送部被配置为响应于所述使能信号的第一逻辑电平来选择所述第一错误检测信号； 第二传送部，所述第二传送部被配置为响应于所述使能信号的第二逻辑电平来选择所述第二错误检测信号； 锁存器，所述锁存器被配置为锁存所述第一传送部的输出和所述第二传送部的输出；以及 输出部，所述输出部被配置为接收所述锁存器的输出，并输出所述错误信号。
15.如权利要求14所述的监控装置，其中，所述输出驱动器包括 上拉晶体管，所述上拉晶体管被连接在电源电压与所述焊盘之间，并响应于所述错误信号而被驱动；以及 下拉晶体管，所述下拉晶体管被连接在所述焊盘与接地电压之间，并响应于所述错误信号而被驱动， 其中，所述上拉晶体管和所述下拉晶体管在所述第三模式下截止。
16.如权利要求14所述的监控装置，其中，所述使能信号根据所述第一模式而产生。
17.如权利要求12所述的监控装置，其中，所述输入驱动器包括 比较部，所述比较部被配置为当第三模式信号被激活时被使能，将所述警报信号与参考电压进行比较，并输出比较结果； 上拉驱动部，所述上拉驱动部被配置为当所述第三模式信号被去激活时上拉驱动所述比较部的输出；以及 输出部，所述输出部被配置为接收所述比较部的输出并输出所述内部警报信号。
18.如权利要求12所述的监控装置，其中，所述测试模式控制单元包括 第一逻辑控制部，所述第一逻辑控制部被配置为当所述第三模式信号被去激活时检测并输出所述监控信息； 第二逻辑控制部，所述第二逻辑控制部被配置为当所述第三模式信号被激活时输出所述内部警报信号；以及 信号组合部，所述信号组合部被配置为将所述第一逻辑控制部与所述第二逻辑控制部的输出进行组合，并输出所述第二错误检测信号。
19.一种用于监控集成电路的方法，包括以下步骤 响应于使能信号而选择包括数据错误信息的第一错误检测信号与包括监控信息的第二错误检测信号中的一个，并输出错误信号； 响应于所述错误信号来驱动焊盘； 在第三模式下接收经由所述焊盘输入的警报信号，并驱动所述警报信号作为内部警报信号；以及 当所述集成电路不处于所述第三模式时检测所述监控信息并输出所述第二错误检测信号，而在所述第三模式下向内部电路输出所述内部警报信号作为所述第二错误检测信号。
20.如权利要求19所述的方法，其中，在选择所述第一错误检测信号和所述第二错误检测信号中的一个并输出所述错误信号的步骤中，在利用模式寄存器组MRS建立的所述第一模式下选择所述第一错误检测信号，在利用测试模式建立的所述第二模式下选择所述第二错误检测信号。
21.如权利要求19所述的方法，其中，在响应于所述错误信号来驱动所述焊盘的步骤中，在包括第一错误信息的所述第一错误检测信号被选中的情况下将所述焊盘驱动至接地电压，在包括第二错误信息的所述第二错误检测信号被选中的情况下将所述焊盘驱动至电源电压。
22.如权利要求19所述的方法，其中，在所述第三模式下接收所述警报信号并驱动所述警报信号作为所述内部警报信号的步骤包括以下步骤 在所述第三模式下将所述警报信号与参考电压进行比较；以及在所述第三模式下输出比较结果作为所述内部警报信号，而在所述集成电路不处于所述第三模式时上拉驱动所述比较结果。
全文摘要
本发明提供一种半导体存储器件，所述半导体存储器件包括多个数据输入/输出焊盘，所述多个数据输入/输出焊盘被配置为将数据传送至存储器单元以及从存储器单元接收数据；警报焊盘，所述警报焊盘被配置为在数据被传送和接收时输出数据错误信息；以及监控装置，所述监控装置被配置为在第一模式下将数据错误信息输出至警报焊盘，在第二模式下将监控信息输出至警报焊盘。
文档编号G11C29/12GK102768860SQ20111034971
公开日2012年11月7日 申请日期2011年11月8日 优先权日2011年5月2日
发明者具岐峰 申请人:海力士半导体有限公司