专利名称：具有完全独立的部分阵列刷新功能的动态随机存取存储器的制作方法
技术领域：
本发明总的涉及半导体集成电路，并且更具体地，本发明涉及具有部分阵列刷新功能的动态随机存取存储器。
背景技术：
在动态随机存取存储器(DRAM)集成电路设备中，DRAM单元阵列典型地以行和列布置，使得特定的DRAM单元可以通过指定其阵列中的行和列来寻址。字线将单元的行连接到探测单元中数据的一组位线读出放大器。然后在读取操作中，选择或者“列选择”位线读出放大器中的数据子集用于输出。从典型地以充电和放电存储电容器的形式的存储数据在 相对短暂的时间段后将会消失的意义上，DRAM单元是“动态的”。因此，为了保持信息，必须刷新DRAM单元的内容。存储电容器的充电或放电状态必须以重复的方式重新应用到单独存储器单元。刷新操作之间可允许的最大时间量由组成DRAM单元阵列的存储电容器的电荷存储能力决定。DRAM制造商通常指定一个刷新时间，用于确保DRAM单元中的数据保持。刷新操作与读操作相似，但是没有数据被输出。在位线读出放大器读出单元中的数据之后，进行恢复操作，使数据重新被写入单元中。因此，数据被“刷新”。通过根据行地址启动字线，并且启动位线读出放大器，执行刷新操作。此外，通过操作位线读出放大器而不接收外部刷新地址，也可以执行刷新操作。在此情况中，集成在DRAM设备芯片中的刷新地址计数器在接收外部刷新命令之后产生行地址。公知的通过自刷新功能来刷新DRAM单元以保持存储数据。当处于“待机”模式时，自刷新功能是在DRAM中自动执行刷新操作之一，以保持写到存储器单元中的数据。在用于移动应用的低功率DRAM设备中，待机或者休眠模式期间的功耗就很是关键。待机或者休眠模式期间的大部分功耗用于刷新操作以保持数据。因此，待机或者休眠模式期间降低功率的关键在于降低刷新频率。在低功率DRAM设备中，其中一个降低功率可用的特征是部分刷新，是指在待机或者休眠模式期间将刷新和自刷新操作限制到全部存储器阵列的一部分。这个特征使得设备通过仅刷新主机系统要求的部分存储器阵列来降低刷新电流。该技术为“部分阵列刷新”，其支持固定阵列位置的1/4阵列、1/2阵列或者3/4阵列的阵列选择。例如，已知具有低功率扩展模式寄存器的部分阵列自刷新功率节省功能(例如，参见Micron 256Mb x32, MOBILE SDRAM，数据表)。在已知的部分阵列自刷新方案中，执行固定和预定的部分阵列选择作为每个模式寄存器设置。因此并不执行用于功率节省的阵列选择的灵活组合。在划分为“体”、“子块”或者“子阵列”的DRAM设备中，该体、子块或者子阵列地址是实现对部分阵列存储器的快速存取的关键的性能因素。这是以不降低DRAM性能来限制低功率DRAM设备中的部分阵列自刷新特征的一个简单方案。因此，在功率节省和DRAM性能之间，固定和预定的方案是一种比较好的妥协方案。图I示出简化的传统DRAM设备。参见图I所示的示例DRAM设备，存储器控制器(未示)提供用于DRAM操作的命令和地址。DRAM设备具有完整的存储块(该块包括四个体112-0、112-1、112-2和112-3)。与时钟同步的外部命令控制器121包括解析该命令并产生刷新请求信号123 (该信号指示存储块是否要被刷新)的命令译码器。该命令包括EMRS (扩展的模式寄存器设置)命令。当EMRS命令被馈送到外部命令控制器121时，由其命令译码器提供EMRS信号125。扩展模式寄存器131根据模式寄存器设置命令BA
将选择地址“A
”携带的信息写入。选择地址“A
”给出用于部分阵列自刷新(PASR)配置的指令。一旦PASR配置信息写入扩展模式寄存器131中，则扩展模式寄存器131提供P ASR信号133，该PASR信号133的位指示在自刷新模式中应该刷新“全部阵列”还是应该刷新部分阵列。响应刷新请求信号123和PASR信号133，内部体地址计数器135产生包括馈送到多路复用器141的内部体地址的内部体地址信号137。同样，由外部体地址锁存器143锁存模式寄存器设置命令BA
。根据该锁存的地址，外部体地址锁存器143提供包括外部体地址的外部体地址信号145到多路复用器141。多路复用器141响应该刷新请求信号123选择内部体地址或者外部体地址。响应刷新请求信号123的“I”或者“0”，多路复用器141选择内部体地址信号137的内部体地址或者外部体地址信号145的外部体地址。所选择的地址被馈送到体地址译码器151，该体地址译码器151随后提供译码地址信号153给包括四个体112-0、112-1、112-2和112-3的整个存储器块。译码地址信号153包括四个体选择信号154-0、154-1、154-2和154-3。因此，体地址译码器151启用四个体选择信号154-0、154-1、154-2和154-3的其中一个。 根据模式寄存器设置命令BA
和选择地址“A
”，如下表I所示指定各个体表I
A [2] A[l]~ A
~ 将被自刷新的体 ~000四个体
00I两个体(例如，体
和体[I])~
0I0一个体(例如，体
)在图I所示的DRAM设备中，PASR仅支持具有固定阵列位置的1/4阵列(即一个体)、1/2阵列(即两个体)或者3/4阵列(即三个体)的阵列选择。DRAM设备有能力节省自刷新模式中的功耗，但是其缺乏在自刷新模式中选择保持哪个存储体的控制能力。具有EMRS功能的该低功率DRAM设计允许选择全部存储器阵列、一半的存储器阵列或者1/4的存储器阵列。例如，当选择1/4存储器阵列用于自刷新模式，DRAM设备启用不显著的体用于1/4存储器的选择。因此，将不能选择其它存储体用于专用数据保持。也不能选择体的另一种组合，例如体
和体[3]，用于自刷新模式
发明内容
本发明的目的是提供一种具有独立的部分阵列刷新功能的改进的动态随机存取存储器(DRAM)设备。根据本发明的一个方面，本发明提供一种包括具有M个存储器子块的存储器的动态随机存取存储器(DRAM)设备，M为大于I的整数。每一子块具有多个字线。每一字线连接多个数据存储单元。通过刷新操作刷新这些单元。所述DRAM设备还包括刷新电路，用于根据独立设置的M个子块刷新数据在刷新模式中控制所述存储器子块的刷新。有利地，所述刷新电路包括用于响应输入数据配置所述M个子块刷新数据的配置电路。由所述输入数据独立设置所述M个子块刷新数据。例如，所述配置电路包括用于保持所述输入数据的锁存电路。根据所保持的输入数据产生所述M个子块刷新数据。所述锁存电路可以包括M个锁存电路用于锁存所述M个子块刷新数据。所述M个锁存电路的每一个独立锁存所述M个子块刷新数据的对应一个。 根据另一方面，本发明提供一种用于刷新包括M个存储器子块的动态随机存取存储器设备的方法，M为大于I的整数，每一子块具有多个字线，每一字线连接多个数据存储单元，在刷新模式中刷新所述单元。所述方法包括根据独立设置的M个子块刷新数据在刷新模式中控制所述存储器子块的刷新。例如，控制步骤包括响应输入数据配置所述M个子块刷新数据的步骤，由所述输入数据独立设置所述M个子块刷新数据。所述配置步骤包括保持所述输入数据的步骤，根据所保持的输入数据产生所述M个子块刷新数据。有利地，所述方法还包括提供用于选择所述子块的地址信号的步骤。根据又一方面，本发明提供在刷新模式和非自刷新模式中选择性操作的动态随机存取存储器设备中使用的刷新控制器，所述DRAM设备包括M个存储器子块，M为大于I的整数。每一子块具有多个字线。每一字线连接多个数据存储单元。在刷新模式中刷新这些单元。所述刷新控制器还包括用于根据独立设置的M个子块刷新数据在刷新模式中控制所述存储器子块的刷新的刷新电路。有利地，所述刷新控制器还包括用于响应输入数据配置所述M个子块刷新数据的配置电路，由所述输入数据独立设置所述M个子块刷新数据。例如，所述配置电路包括用于保持所述输入数据的锁存电路，根据所保持的输入数据产生所述M个子块刷新数据。根据本发明的实施例，本发明提供一种基于最小柔量阵列尺寸的完全独立部分阵列刷新和自刷新来刷新存储器单元的DRAM设备和方法。可以选择任意一种阵列组合并且由输入数据选择来刷新。在此实施例中，可以获取阵列选择的不受限制的控制能力用于刷新和自刷新。通过数据输入执行可配置的部分阵列的登记。本发明的实施例的优点包括存储器阵列块的灵活选择，用于刷新和自刷新的阵列不受限制的组合，用户可选择的用于数据保持的阵列提供有效存储器控制编程，尤其对于低功率移动应用。对本领域普通技术人员来说，通过结合附图阅读下面的本发明的具体实施例的描述，本发明的其他方面和特征是显而易见的。
结合附图，仅通过示例来说明本发明的一些实施例，其中
图I为示例性说明具有部分阵列自刷新功能的动态随机存取存储器(DRAM)设备中的传统地址控制器的示意图；图2为示例性说明根据本发明一个实施例的DRAM设备的示意图；图3为示例性说明根据本发明一个实施例的DRAM设备的示意图；图4为示例性说明图3所示部分阵列自刷新(PASR)配置寄存器的详细电路示意图；
图5为示例性说明图3所示外部地址译码器的详细电路示意图；图6为示例性说明图3所示内部地址译码器的详细电路示意图；图7为示例性说明图3所示子块选择器和存储器的详细电路示意图；图8为示例性说明图3中所示的存储器的子块寻址例子的示意图；图9为示例性说明图3中所示DRAM设备的操作的流程图；图10为示例性说明图3中所示DRAM设备的自刷新操作的流程图；图11为示例性说明图3中所示DRAM设备的正常操作的流程图；图12为示例性说明根据本发明另一个实施例的DRAM设备的示意图；图13为示例性说明图12所示PASR配置寄存器的详细电路示意图；；图14为示例性说明图12所示的选择器和地址译码器的详细电路示意图；图15为示例性说明图12中所示的子块选择器和存储器的详细电路示意图；和图16为示例性说明图12所示的DRAM设备的操作流程图。
具体实施例方式下面在对本发明具体实施例的详细描述中，将参照作为其中一部分的说明书附图，并且对本发明可以实施的特定具体实施例的图解也在其中示出。这些实施例描述的足够详细，以使本领域普通技术人员能够实现本发明，应当理解，也可使用其他实施例，并且可以在不脱离本发明范围的情况下做出逻辑的、机械的、电的和其他改变。因此，下面的详细描述不应理解成限制本发明，并且本发明的保护范围由所附的权利要求限定。通常，本发明提供包括在动态随机存取存储器(DRAM)设备中的阵列中的存储器单元的刷新。以下开始描述应用到DRAM设备的本发明的内容，该DRAM设备具有刷新DRAM单元的功能。根据本发明的实施例将被描述为DRAM设备执行自刷新功能，也就是，部分阵列自刷新(PASR)。本发明的一些实施例也可以应用到正常刷新功能，也就是部分阵列刷新(PAR)。图2示出根据本发明的一个实施例的DRAM设备。参见图2，包括子块选择输入数据DIN[1:M]的数据输入信号201提供到部分阵列刷新(PAR)配置寄存器203。PAR配置寄存器203包括M个锁存器204-1到204-M。子块选择输入数据DIN包括对应于存储器子块数量的M个数据，M为大于I的整数。PAR配置寄存器203提供PAR设置信号207到子块地址控制器209。刷新信号“REFRESH” 208提供到子块地址控制器209。响应该刷新信号208，第一地址发生器210产生由N位表示的第一地址(例如，内部地址)信号211，其提供到子块地址控制器209。在有些实施例中，N位(例如4位)的每一个排列和其中一个M子块(例如，16个子块)相关联。同样，第二地址发生器216产生提供到子块地址控制器209的由N位表示的第二地址(例如，外部地址)信号213。子块地址控制器209提供子块地址信号217到划分为M个子块220-1到220-M的存储器219。当刷新信号208指示刷新模式时，提供该内部地址信号211。子块选择输入数据DIN的M个数据的每一个被锁存或者保持在M个锁存器204_1到204-M的其中对应一个中。锁存器204-1到204-M产生PAR设置信号207的M个PAR配置数据。响应于该刷新信号208，子块地址控制器209根据第二地址信号213或者根据PAR设置信号207和第一地址信号211产生包括在子块地址信号217中的子块地址SubAd[l:M]。更具体地，如果刷新信号208为“REFRESH”状态，则使用第一地址信号211，并且否则使用第二地址信号213。所产生的子块地址从子块220-1到220-M指定或者选择要刷新的存储器子块。当刷新信号208代表自刷新请求，自刷新存储器219的所指定的子块220-1到220-M。当子块地址信号217代表正常刷新请求，在正常操作期间刷新存储器219的所指定的子块220-1到220-M。在PAR配置寄存器203的锁存器204-1到204-M中，独立设置数据输入信号201的子块选择输入数据DIN。PAR设置信号207的数据独 立于其它信号设置。独立指定或者选择存储器219的子块220-1到220-M。因此，实现完全独立的部分阵列刷新功能。以下描述DRAM设备的更详细的实施例。在根据本发明的以下实施例中，信号的逻辑“高”和“低”状态由两个不同的电压Vl和V2(< VI)表示。例如，电压Vl和V2分别是“高”电源电压VDD和“低”电源电压VSS。图3示出根据本发明的实施例的DRAM设备。该DRAM设备包括具有16个存储器子块的存储器。在此实施例中，例如，由对应于DRAM的全部存储器块的16个不同存储器子块的16位的引脚(未示)提供按照子块选择输入SubAd[l:16]的形式的地址数据。每一数据输入引脚和存储器的各自子块相关联。参见图3，包括命令译码器222并与时钟信号223的时钟同步的外部命令控制器221接收包括命令“/狀3”、“/^45”、“/胃￡”、“/^5”的命令信号225。命令译码器222解析该命令并且提供配置控制时钟信号227到部分阵列自刷新(PASR)配置寄存器231用于将PASR配置信息写入。同样，外部命令控制器221提供刷新请求信号229到内部地址计数器233和子块选择器241。PASR配置寄存器231接收包含子块选择输入数据DIN[1:16]的数据输入信号247。PASR配置寄存器231包括用于锁存子块选择输入数据DIN[1:16]的16个触发器并且提供包括PASR配置寄存器设置命令的PASR信号251。包括该PASR配置寄存器设置命令的每个信号为有效“高”信号。在一些实施例中，刷新请求信号229为自刷新模式信号。当自刷新的进入和退出时，由外部命令控制器221提供自刷新模式信号。在自刷新模式操作中，由内部地址计数器233输出内部产生的地址(用于行或者字)。内部地址计数器233响应刷新请求信号229产生四位内部地址信号“IA
”255。内部地址信号255被提供给内部地址译码器237。内部地址信号255的每一位信号为具有各自预定重复周期和预定脉宽的重复脉冲信号。内部地址译码器237提供包括16个译码内部地址InAd[l:16]的译码的内部地址信号256到子块选择器241。四位外部地址信号“ADDR
” 261同步于时钟信号“CLK” 265被提供给锁存地址ADDR
的外部地址锁存器263。外部地址锁存器263提供四位外部地址信号“EA
”267给外部地址译码器239，该译码器239提供包括16个译码的外部地址“ExAd[l: 16] ”的译码的外部地址信号268到子块选择器241。 响应该刷新请求信号229，子块选择器241选择译码的外部地址信号268或者译码的内部地址信号256并且提供子块地址信号271到存储器280。存储器280包括16个子块。存储器280具有多个字线、位线和数据单元(未示)。图4示出图3所示的PASR配置寄存器231的详细电路。参见图4，PASR配置寄存器231包括16个D型触发器(D-FF) 245-1到245-16，各触发器的D输入端分别接收包括在数据输入信号247中的数据输入信号338-1到338-16。配置控制时钟信号227共用馈送给D-FF 245-1到245-16的时钟输入端CK。16个D-FF 245-1到245-16提供包括在PASR信号251中的16个PASR位信号342-1到342-16。下表2示出子块选择输入数据DIN[1]_DIN[16]和部分阵列自刷新(PASR)设置之间的关系。表2·
权利要求
1.一种动态随机存取存储器(DRAM)设备，包括 M个存储体，M为大于I的整数， 每一存储体具有多个字线， 每一字线连接多个数据存储单元， 这些单元是通过刷新操作可刷新的； 部分阵列自刷新配置寄存器(PASR)，用于在自刷新操作模式中单独控制M个存储体的每一个的刷新；以及 命令控制器，用于接收命令信号并向PASR提供配置控制时钟， 其中PASR包括用于锁存从M个输入引脚输入的M位刷新数据的M个触发器。
2.如权利要求I所述的DRAM设备，其中，所述寄存器包含对于每一存储体指示该存储体在自刷新模式中是否要被刷新的相应位；并且 在自刷新模式中，DRAM设备仅对所述寄存器中相应位被设置为指示自刷新的存储体执行自刷新操作。
3.如权利要求I所述的DRAM设备，还包括 第一地址产生电路，用于在所述自刷新模式中产生N个第一地址，N为整数。
4.如权利要求3所述的DRAM设备，还包括 地址控制电路，用于响应N个第一地址和M位刷新数据的逻辑组合控制所述存储体的刷新。
5.如权利要求4所述的DRAM设备，其中所述地址控制电路包括 第一地址译码电路，包括 M个译码电路，用于译码所述第一地址来产生M个所译码的第一地址输出，和M个逻辑电路，用于逻辑组合所述M个所译码的第一地址输出和所述M位刷新数据，从而产生M个第一地址。
6.如权利要求5所述的DRAM设备，还包括 第二地址产生电路，用于产生地址，所述第二地址产生电路包括M个译码电路，用于译码所述第二地址来产生M个所译码的第二地址。
7.如权利要求6所述的DRAM设备，其中所述第一地址译码电路还包括 体选择电路，具有M个选择电路，用于在刷新模式中选择M个所译码的第一地址或者在非刷新模式中选择M个所译码的第二地址，所述M个所选择的地址指定要刷新的存储体。
8.如权利要求7所述的DRAM设备，其中 所述第一地址产生电路包括内部地址发生器，用于产生内部地址作为所述第一地址；和 所述第二地址产生电路包括外部地址发生器，用于产生外部地址作为所述第二地址。
9.如权利要求8所述的DRAM设备，其中 所述命令控制器通过所述寄存器控制所述输入数据的锁存并探测所述刷新模式，响应所述刷新模式的探测来控制所述地址产生电路的地址的产生和由所述体选择电路的选择。
10.如权利要求9所述的DRAM设备，其中，所述命令控制电路包括 模式探测电路，用于探测DRAM设备中的自刷新模式。
11.如权利要求I所述的DRAM设备，还包括第一地址产生电路，用于在刷新模式中产生第一地址；和 第二地址产生电路，用于产生外部地址。
12.如权利要求11所述的DRAM设备，还包括 体地址控制电路，用于响应第一地址、第二地址和所述M位刷新数据的逻辑组合来控制所述存储体的刷新。
13.如权利要求12所述的DRAM设备，其中所述体地址控制电路包括 选择电路，用于在刷新模式中选择第一地址或者在非刷新模式中选择第二地址以产生所选择的地址。
14.如权利要求13所述的DRAM设备，其中所述体地址控制电路还包括 地址译码电路，用于译码所选择的地址来产生M个所译码的地址。
15.如权利要求14所述的DRAM设备，其中，所述体地址控制电路还包括 体选择电路，用于逻辑组合所述M个所译码的地址和所述M个子块刷新数据以产生指定要刷新的存储体的M个所选择的地址。
16.如权利要求15所述的DRAM设备，其中 所述选择电路包括N个选择器，用于选择所述N个第一地址或者N个第二地址来产生N个所选择的地址； 所述地址译码电路包括M个逻辑电路，用于译码所述N个所选择的地址来产生M个所译码的地址；和 所述体选择电路包括M个逻辑电路，用于逻辑组合所述M个所译码的地址和M个子块刷新数据以产生M个所选择的地址。
17.如权利要求16所述的DRAM设备，其中 所述第一地址产生电路包括内部地址发生器，用于产生内部地址作为所述第一地址；和 所述第二地址产生电路包括外部地址发生器，用于产生外部地址作为所述第二地址。
18.如权利要求17所述的DRAM设备，其中 所述命令控制器探测刷新模式，响应所述刷新模式的探测来控制所述地址产生电路的地址的产生和由所述选择电路的选择。
19.一种用于刷新包括M个存储体的动态随机存取存储器设备(DRAM)的方法，M为大于I的整数，每一存储体具有多个字线，每一字线连接多个数据存储单元，所述单元在自刷新模式中是可刷新的，所述方法包括 接收命令信号； 向部分阵列自刷新配置寄存器(PASR)提供配置控制时钟； 将从M个输入引脚输入的M位刷新数据锁存到PASR的M个触发器中； 在自刷新模式中单独控制M个存储体的每一个的刷新。
20.如权利要求19所述的方法，还包括 在寄存器中存储对于每一个存储体的指示该存储体在自刷新模式中是否要被刷新的相应位；以及 在自刷新模式中，仅对所述寄存器中相应的位被设置为指示自刷新的存储体执行自刷新操作。
21.如权利要求20所述的方法，其中所述控制步骤包括 响应输入数据配置所述M个体刷新数据，由所述输入数据独立设置所述M个体刷新数据； M个体刷新数据的每一个控制M个存储体的相应一个的刷新。
22.—种在自刷新模式或非自刷新模式中选择性操作的动态随机存取存储器(DRAM)设备中使用的刷新控制器，所述DRAM设备包括M个存储体，M为大于I的整数，每一存储体具有多个字线，每一字线连接多个数据存储单元，所述单元在自刷新模式中是可刷新的，所述刷新控制器包括 刷新电路，用于根据来自独立设置的M个输入引脚的M位刷新数据在刷新模式中控制存储体的刷新。
23.如权利要求22所述的刷新控制器，其中所述刷新电路包括 寄存器，包含对于每一个存储体指示该存储体在自刷新模式中是否要被刷新的相应位；以及 其中，在自刷新模式中，刷新控制器控制仅在所述寄存器中相应的位被设置为指示自刷新的存储体中进行自刷新操作。
24.如权利要求22所述的刷新控制器，还包括 配置电路，用于响应输入数据配置所述M个体刷新数据；以及 其中所述M个体刷新数据中的每一个对应于所述M个存储体中的相应一个。
全文摘要
一种动态随机存取存储器设备包括多个存储器子块。每一子块具有多个字线，每一字线连接多个数据存储单元。独立进行部分阵列自刷新(PASR)配置设置。根据所述PASR设置，寻址存储器子块用于刷新。PASR设置由存储器控制器做出。可以选择子块地址的任意一种组合。因此，完全独立刷新存储器子块。用于数据保持的用户可选择的阵列提供有效的存储器控制编程，特别适于低功率移动应用。
文档编号G11C11/406GK102760485SQ20121008849
公开日2012年10月31日 申请日期2007年3月28日 优先权日2006年4月28日
发明者吴学俊, 金镇祺 申请人:莫塞德技术公司