专利名称：组合存储模块和具有组合存储模块的数据处理系统的制作方法
技术领域：
本发明的示例性实施例涉及一种半导体集成电路装置，更具体而言，涉及一种包括可变电阻单元的组合存储模块以及包括组合存储模块的数据处理系统。
背景技术：
存储器件分为随机存取存储器(RAM)和只读存储器(ROM)，RAM是断电时数据被擦除的易失性存储器，ROM是断电时可以保留数据的非易失性存储器。这里，动态RAM(DRAM)器件是代表性的RAM，并且快闪存储器件是代表性的ROM。尽管DRAM器件的优势在于由于具有更简便的随机数据存取而高速操作，但是DRAM由于其易失的属性而使用周期性刷新，并使用大容量的电容器。另一方面，尽管快闪存储器件在高集成密度和避免刷新操作方面存在优势，但是快闪存储器件由于具有两个栅极的层叠结构而使用比电源电压高的操作电压，并且使用单独的升压电路以用于产生供读取和写入操作使用的电压。另外，由于难以对快闪存储器件进行随机存取，因此每次需针对页单元执行编程，且因而快闪存储器件的操作速度较慢。随着半导体存储器件的尺寸逐步减小，将具有不同功能的功能模块集成在一个芯片上的片上系统(SOC)的实施变得更加流行。更具体地，SOC型数据处理系统具有结合基本存储器和各种类型的存储器以及不同功能的非存储芯片的结构。然而，由于在数据处理系统中安装具有不同驱动条件的芯片，所以使用分开的驱动电路，因而数据处理系统的制造工艺会变得复杂和昂贵。
发明内容
根据不例性实施例的一个方面，一种组合存储模块包括第一存储单兀，所述第一存储单元被配置成控制地址映射并储存数据；以及储存单元，所述储存单元与第一存储单元形成层叠结构，其中，所述第一存储单元和所述储存单元一起形成在储存数据时具有可变电阻的多级单元。根据示例性实施例的另一方面，一种数据处理系统包括中央处理单元；控制模块，所述控制模块被配置成与中央处理单元接口 ；以及组合存储模块，所述组合存储模块被配置成与所述控制模块接口。所述组合存储模块包括第一存储单元，所述第一存储单元被配置成对从控制模块提供的地址的映射进行控制；和储存单元，所述储存单元与第一存储单元形成层叠结构，其中，第一存储单元和所述储存单元一起形成在储存数据时具有可变电阻的多级单元。
在以下标题为“具体实施方式
”的部分描述这些和其它的特点、方面以及实施例。
从以下结合附图的详细描述中将更加清楚地理解本发明的主题的以上和其它的方面、特征和优点，其中图1是说明根据一个示例性实施例的数据处理系统的组合存储模块的框图；图2是说明根据本发明的一个示例性实施例的数据处理系统的框图；以及图3是说明根据本发明的另一个示例性实施例的数据处理系统的框图。
具体实施例方式在下文中，将参照附图更详细地描述示例性实施例。本文参照示例性实施例(和中间结构)的示意性说明描述示例性实施例。如此，实施的示例性实施例的实际尺寸和比例可以不同于所示出的尺寸和比例。另外，示例性实施例不应解释为限定于本文说明的区域的具体形状，而应解释为包括源自实际实施的形状差异。在附图中，为了清楚起见，可以夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相同的元件。也可以理解的是，当提及一层在另一层或衬底“上”时，其不仅可以是直接在所述另一层或衬底上，也可以存在中间层。图1是说明根据本发明的一个示例性实施例的数据处理系统的组合存储模块的框图。参见图1，组合存储模块100包括存储模块/单元150和储存模块/单元180。在中央处理单元(CPU)(图2的200)所使用的数据不存在于组合存储模块100的存储模块/单元150时，CPU将命令和地址传送给控制模块(图2的300)。控制模块300根据设定的接口方法将输入命令和地址写入储存模块180中。在将各个命令和地址输入储存模块180时，储存模块180自动执行读取/写入操作。从储存模块180的存储核心(未示出)中读取的页数据被暂时储存在储存模块180内的页缓冲器中。储存在页缓冲器中的页数据以固定的数据量被传送到存储模块150。在将数据传送到存储模块150时，CPU 200转而接收被传送到存储模块150的数据。这里，储存模块180是包括多个存储器单元阵列和页缓冲器的存储器件并且具有高的数据处理速度和长的工作寿命。存储模块150是具有较简单的随机存取和低功耗的存储器件。根据本示例性实施例的存储模块150和储存模块180可以由任一具有可变电阻存储器单元来配置。根据一个实例，存储模块150可以是储存模块180的一部分。如上所述，在使存储模块150控制储存模块180的地址映射并允许较简单的随机存取和低功耗的情况下，在根据本示例性实施例的存储模块150中可以使用单级可变电阻单兀(single-level variable resistance cell,SLC)。储存模块180可以包括多个存储器单元阵列，并使用能实施多比特储存以储存大量数据的多级可变电阻单兀(mult1-level variable resistance cell,MLC)。这里，可以通过将包括存储模块150的SLC的SLC进行组合或通过使用如下结合图3描述的真实MLC来实施MLC。
在本示例性实施例中，可变电阻单元包括相变存储器单元。可替换地，可以使用阻变RAM (ReRAM)单元或自旋转移力矩磁阻存储器(spin transfer torquemagnetoresistive, STTMRAM)单兀。将参照图2更详细地描述数据处理系统。数据处理系统可以包括CPU 200、控制模块300以及组合存储模块100。如上所述，控制模块300提供CPU200与组合存储模块100之间的接口。控制模块300包括控制器Cl和C2以及缓冲器BI和B2。控制器Cl和C2将输入命令和地址提供给缓冲器BI和B2。在本示例性实施例中的控制模块300包括第一控制器Cl、第二控制器C2、第一缓冲器BI以及第二缓冲器B2。第一缓冲器BI提供第一控制器Cl与第二控制器C2之间的接口，并且第二缓冲器B2与第二控制器C2接口。第一缓冲器BI和第二缓冲器B2将从第一控制器Cl和/或第二控制器C2接收的电压缓冲，并将缓冲的电压传送到组合存储模块100。组合存储模块100可以包括一对字线WLl和WL2。第一字线WLl被电连接到第一缓冲器BI，并且第二字线WL2被电连接到第二缓冲器B2。这里，缓冲器BI和B2与相应的字线相对应，并且可以根据控制器的功能将控制器Cl和C2分别分成用于存储单元的控制器和用于储存单元的控制器。多个位线BLO至BLn被包括在第一字线WLl与第二字线WL2之间。多个位线BLO至BLn可以被设置在与第一字线WLl和第二字线WL2交叉的方向上。由可变电阻器Rv和开关SW配置的第一可变电阻单元(mcl)被连接在第一字线WLl与多个位线BLO至BLn中的每个之间。由可变电阻器Rv和开关SW配置的第二可变电阻单元(mc2)被连接在多个位线BLO至BLn中的每个与第二字线WL2之间。这里，第一可变电阻单元mcl可以与组合存储模块100的存储单元150相对应，并且第一可变电阻单元mcl和第二可变电阻单元mc2可以与组合存储模块的储存单元180相对应。第一可变电阻单元mcl和第二可变电阻单元mc2每个都可以由相变存储器单元形成。可替换地，根据构成存储器单元的电阻器的材料，第一可变电阻单元mcl和第二可变电阻单元mc2每个都可以由阻变存储器单元或磁阻存储器单元来形成。可以由二极管和晶体管中的至少一种来构成开关SW。如图2所示，第一可变电阻单元mcl和第二可变电阻单元mc2被配置成相对于彼此的层叠形式。字线WLl和WL2也被配置成层叠形式，并且将位线BLO至BLn插入在层叠的字线WLl和WL2之间。存储单元150被配置成SLC类型以如同DRAM那样快速执行2比特操作，并且较容易地执行编程和验证操作。储存单元180具有通过以下方式配置的存储器单元，所述存储器单元每个都通过将第一可变电阻单元mcl和第二可变电阻单元mc2层叠并且将第一可变电阻单元mcl和第二可变电阻单元mc2分别连接到第一字线WLl和第二字线WL2来被配置成MLC，由此储存多级数据。尽管储存单元180被配置为MLC类型并使用比存储单元150长的编程和验证时间，但是在本示例性实施例中，储存单元180可以高速执行编程和验证操作。可以分别由第一字线和第二字线来控制用多级可变电阻单元mcl和mc2实现的储存单元180，以使得第一可变电阻单元mcl被驱动为存储单元150的一部分或被驱动为储存单元180的一部分。由可变电阻单元配置的存储单元150和储存单元180被配置成层叠，使得可以减小数据处理系统所占据的面积。根据本发明的示例性实施例，构成组合存储模块100的存储单元150被配置为能高速导通/关断的SLC，并且利用存储单元150的SLC和MLC —起来实现储存单元180，使得可以最大化储存功能。本发明不限定于上述示例性实施例。尽管已经说明了上述示例性实施例，使得储存单元180通过组合包括存储单元150的SLC的SLC来实现MLC，但是根据本发明的另一个示例性实施例，当存储单元150是SLC时，储存单元180也可以通过使用每个被配置为MLC的储存单元/存储单元181、182和183来实施MLC。在这种情况下，控制模块300的缓冲器B21、B22以及B23的数目可以与字线的数目相同。以上描述的示例性实施例仅是示例性的，并且本发明应包括与以上描述的和在附图和权利要求中的示例性特点相一致的所有实施例。
权利要求
1.一种组合存储模块，包括 第一存储单元，所述第一存储单元被配置成储存数据；以及 储存单元，所述储存单元与所述第一存储单元形成层叠结构，其中，所述第一存储单元和所述储存单元一起形成在储存数据时具有可变电阻的多级单元。
2.如权利要求1所述的组合存储模块，其中，所述第一存储单元包括具有可变电阻的单级存储器单元。
3.如权利要求1所述的组合存储模块，其中，所述储存单元包括具有可变电阻的单级存储器单元。
4.如权利要求1所述的组合存储模块，其中，所述储存单元包括具有可变电阻的多级存储器单元。
5.一种数据处理系统，包括 中央处理单元； 控制模块，所述控制模块被配置成与所述中央处理单元接口 ；以及 组合存储模块，所述组合存储模块被配置成与所述控制模块接口， 其中，所述组合存储模块包括 第一存储单元，所述第一存储单元被配置成对从所述控制模块提供的地址的映射进行控制；以及 储存单元，所述储存单元与所述第一存储单元形成层叠结构，其中，所述第一存储单元和所述储存单元一起形成在储存数据时具有可变电阻的多级单元。
6.如权利要求5所述的数据处理系统，其中，所述第一存储单元包括具有可变电阻的单级存储器单元。
7.如权利要求5所述的数据处理系统，其中，所述储存单元包括具有可变电阻的单级存储器单元。
8.如权利要求5所述的数据处理系统，其中，所述储存单元包括具有可变电阻的多级存储器单元。
9.如权利要求5所述的数据处理系统，其中，所述组合存储模块包括 形成层叠结构的第一字线和第二字线； 位于所述第一字线与所述第二字线之间的多个位线； 连接在所述第一字线与所述多个位线中的每个之间的第一可变电阻单元，其中，所述第一可变电阻单元被包括在所述第一存储单元中；以及 连接在所述第二字线与所述多个位线中的每个之间的第二可变电阻单元，其中，所述第二可变电阻单元被包括在所述储存单元中。
10.如权利要求9所述的数据处理系统，其中，所述控制模块包括多个控制器和分别与所述多个控制器连接的多个缓冲器。
11.如权利要求10所述的数据处理系统，其中，所述多个缓冲器的数目与所述第一字线和所述第二字线的数目相同。
全文摘要
本发明公开了一种组合存储模块和具有组合存储模块的数据处理系统。所述组合存储模块包括被配置成储存数据的第一存储单元；以及与所述第一存储单元层叠的储存单元，其中，所述第一存储单元和所述储存单元一起形成在储存数据时具有可变电阻的多级单元。
文档编号G11C16/02GK103065673SQ20121028543
公开日2013年4月24日 申请日期2012年8月13日 优先权日2011年10月20日
发明者朴海赞, 金圣哲 申请人:爱思开海力士有限公司