专利名称：阻变存储器及其制备方法
技术领域：
本发明涉及半导体器件领域，具体来说，涉及一种阻变存储器及其制备方法。
背景技术：
随着以Flash为代表的电荷型非挥发性存储器逐渐逼近物理极限，阻变存储器作为非常有可能取代电荷型非挥发性存储器的一项技术在近十年来得到广泛的研究。相比其他类型的非挥发性存储器，阻变存储器有如下优点结构简单、速度快、与现有的场效应晶体管制备技术兼容、进一步按比例缩小的潜力大、可实现多值存储等。导电细丝理论作为阻变存储器的导电机制在学术界得到了广泛的认可，这种理论认为阻变存储器发生电阻变化，是由于阻变材料中连接两端电极的导电细丝的形成与断裂所致在外加电场作用下，阻变材料中的氧空位或金属离子发生迁移以及发生电化学反应，形成导电细丝，当导电细丝形成并连接到两端电极时，阻变存储器进入低阻状态；在热作用或者反向电场作用下，细丝部分甚至完全断裂，从而使阻变存储器进入高阻状态。然而，由于导电细丝形成与断裂的随机性，阻变材料的许多关键参数都存在很大的涨落，这种涨落严重降低了阻变存储器工作的稳定性和可靠性，同时，也增加了外围电路的复杂性，成为其在实际运用中的一个重要障碍。
发明内容
本发明实施例提供了一种阻变存储器及其制备方法，通过在阻变存储器的底电极上设置一个导电突起，产生“避雷针”效应，大大提高了导电细丝形成与断裂的稳定性。一方面，本发明实施例提供了一种阻变存储器，包括底电极、阻变层、顶电极，所述阻变层位于所述底电极之上；所述顶电极位于所述阻变层之上；所述底电极之上设置有导电突起，所述导电突起嵌在所述阻变层内，且所述导电突起顶部宽度小于底部宽度。另一方面，本发明实施例还提供了一种阻变存储器的制备方法，包括在衬底上形成底电极；在所述底电极上形成顶部宽度小于底部宽度的导电突起；在所述底电极及所述导电突起上形成阻变层，并使所述导电突起嵌在所述阻变层内部；在所述阻变层上形成顶电极。由以上技术特征可知，本发明实施例所提供的阻变存储器，通过在底电极上设置导电突起，可以产生“避雷针”效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1为本发明实施例所提供的阻变存储器的结构示意图；图2为本发明实施例所提供的阻变存储器另一种结构示意图；图3为制备本发明实施例所提供的阻变存储器的方法流程图；图4为制备本发明实施例所提供的阻变存储器的另一种方法流程图；图5 10为制备本发明实施例所提供的阻变存储器的示意图；图1f 19为制备本发明实施例所提供的阻变存储器的另一种示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示装置结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。参见图1，为本发明实施例所提供的阻变存储器的结构示意图。所述阻变存储器包括底电极11、阻变层12、顶电极14，所述阻变层12位于所述底电极11之上；所述顶电极14位于所述阻变层12之上；所述底电极11之上设置有导电突起13，所述导电突起13嵌在所述阻变层12内，且所述导电突起13顶部宽度小于底部宽度，需要指出的，所述导电突起的顶部为靠近顶电极的部分，底部为位于底电极的部分。可选的，所述导电突起13的顶部的宽度范围为IOnm到30nm，此宽度范围接近于导电细丝的直径范围，可以更好的控制导电细丝的生长路径。所述导电突起13的生长厚度范围可以为40nm到60nm。形成所述导电突起13的材料为任意已知或者即将出现的有一定活性的金属导电材料，例如，可以是Cu、Al、T1、TiN、Ag和Ni的任意一种。形成所述底电极11的材料为任意已知或者即将出现的惰性金属导电材料，例如，可以是Pt或者Au。需要指出的，为了在刻蚀形成导电突起时，底电极不被刻蚀，相对于底电极的材料，用作导电突起的材料选择更活泼的导电材料，同时，这样的设置有利于当阻变存储器在外加电场作用下，可以更快更稳定的形成导电细丝。可选的，所述底电极11的生长厚度范围可以为50nm到200nm ;所述顶电极14的生长厚度范围可以为50nm到200nm ;形成所述顶电极14的材料为任意已知或者即将出现的金属导电材料，例如，可以是Pt或者Au。需要指出的，所述顶电极的生长厚度和所述底电极的生长厚度可以相同也可以不同，形成所述顶电极的材料和形成所述底电极的材料可以相同也可以不同，在此不作限制。可选的，所述阻变层12的厚度范围可以为70nm到lOOnm，其中，所述阻变层12的厚度大于导电突起13的厚度，具体的，阻变层12与导电突起13之间的厚度差值可以根据具体情况决定，本发明对此不作限制。本发明还提供另一种阻变存储器的结构，如图2所示。在上述实施例的基础上，本实施例所述阻变存储器除了包括底电极21、阻变层23、顶电极25和导电突起24之外，在底电极21之上导电突起24两侧还设置有隔离层22，其中，所述隔离层22与所述导电突起24在衬底21上的生长厚度相同。其中，所述底电极21、阻变层23、顶电极25和导电突起24分别与上述实施例中底电极、阻变层、顶电极和导电突起类似，在此不再赘述。需要指出的，所述形成隔离层的材料可以是氮化硅。在阻变存储器大规模集成应用时，该隔离层可以起到相邻阻变存储器间的电学隔离作用；同时，在制备该阻变存储器的过程中，在执行对阻变层进行化学机械抛光的工艺步骤时，该隔离层还可以用作停止层。由上述实施例可知，本发明实施例所提供的阻变存储器，通过在底电极上设置导电突起，可以产生“避雷针”效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。相应的，本发明实施例还提供了阻变存储器的制备方法。如图3所示，为本发明实施例中制备阻变存储器的方法流程图，所述方法可以包括以下步骤。步骤101，在衬底上形成底电极。其中，所述衬底可以是多晶硅衬底也可以是其他半导体衬底；可以通过化学气相沉积或者物理气相沉积法，淀积形成底电极。可选的，所述底电极的厚度范围是50nm到200nm，具体厚度可以根据不同情况确定，在此不做限制。可选的，形成所述底电极的材料可以是任意已知或者即将出现的材料，例如，可以是Pt或Au。步骤102，在所述底电极上形成顶部宽度小于底部宽度的导电突起。形成该导电突起的方法之一，可以包括以下步骤。如图5所示，在底电极31之上通过化学气相沉积法或者物理气相沉积法，淀积一层活泼导电材料(所述活泼导电材料，是指比底电极材料活泼的导电材料)；如图6所示，通过湿法刻蚀，利用导电材料的各向异性，将所述活泼导电材料刻蚀形成顶部宽度小于底部宽度的导电突起32。可选的，所述导电突起32的顶部宽度范围为IOnm到30nm，所述导电突起32的生长厚度范围为40nm到60nm ;形成所述导电突起32的材料为任意已知或者即将出现的金属导电材料，例如，可以是Cu、Al、T1、TiN、Ag和Ni的任意一种。需要指出的，腐蚀剂的选择与具体导电材料有关，而且要求腐蚀剂不与底电极反应或者反应极慢，腐蚀剂的浓度较低，腐蚀相应的活泼导电材料速率控制在5-30埃米/秒，并且在腐蚀时需注意搅拌，保证腐蚀剂浓度的稳定和各向异性。形成该导电突起的方法还可以有多种，具体请参见后续实施例的描述。 步骤103，在所述底电极及导电突起上形成阻变层，并使所述导电突起嵌在所述阻变层内部。
形成该阻变层的方法之一，可以包括以下步骤。如图7所示,在底电极31及导电突起32上,通过化学气相沉积法或者物理气相沉积法淀积阻变材料，由于导电突起32突出在底电极31上，所以造成淀积的阻变材料上端面不平整；如图8所示，以导电突起32作为停止层，对阻变材料进行化学机械抛光，形成上端面平整的第一阻变层331 ;如图9所示，在所述第一阻变层331上再次淀积阻变材料形成第二阻变层332(图中所示虚线是为了表示清楚，明确示出第一阻变层和第二阻变层所表示的范围，不属于本发明实施例所包含的内容，也不对本发明造成任何限制)，所述第一阻变层331和所述第二阻变层332共同构成阻变层33。需要指出的，形成所述第一阻变层和形成所述第二阻变层的材料相同。可选的，所述阻变层的厚度范围为70nm到lOOnm。形成该阻变层的方法还可以有多种，具体请参见后续实施例的描述。步骤104，在所述阻变层上形成顶电极。如图10所示，在阻变层33之上，通过化学气相沉积或者物理气相沉积的方法，淀积形成顶电极34。 可选的，所述顶电极34的厚度范围可以是50nm到200nm ;形成所述顶电极34的材料为任意已知或者即将出现的金属导电材料，例如，可以是Pt或者Au。需要指出的，所述顶电极34的生长厚度和所述底电极31的生长厚度可以相同也可以不同，形成所述顶电极34的材料和形成所述底电极31的材料可以相同也可以不同，在此不作限制。本实施例所提供的阻变存储器的制备方法，利用传统的制备方法，通过在底电极上设置导电突起，可以产生“避雷针”效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。在本发明的又一实施例中，还提供了另外一种制备阻变存储器的方法。如图4所示，为本发明实施例提供的制备阻变存储器的另一种方法流程图，该方法包括以下步骤。步骤201，在衬底上形成底电极。通过化学气相沉积法,在多晶娃衬底上淀积一层150nm的Pt底电极。步骤202，在所述底电极之上形成隔离层。如图11所示,在Pt底电极41之上,通过化学气相沉积法淀积一层50nm厚的氮化娃作为隔尚层42。步骤203，在所述隔离层上刻蚀形成用于在所述底电极上形成导电突起的窗口。该步骤具体包括在所述氮化硅隔离层42上涂抹光刻胶；在氮化硅中间部位形成点阵I μ m*l μ m的正方形窗口 ；光刻将窗口部位的氮化娃层从底电极处全部去除,如图12所示，形成以底电极41为底的用于形成导电突起的窗口(或孔洞)。步骤204,在所述导电突起的窗口处淀积活泼导电材料。如图13所示，该步骤可以是先热蒸发一层铜籽晶，再通过电化学方式在底电极41和隔离层42上镀一层IOOnm厚的铜。步骤205，以所述隔离层作为停止层对活泼导电材料进行化学机械抛光处理。
如图14所示，以所述氮化硅隔离层42作为停止层，对所述活泼导电材料铜进行化学机械抛光处理，使得活泼导电材料铜与所述氮化硅隔离层42在底电极41上的厚度相同，均为50nm。步骤206，对所述活泼导电材料进行湿法刻蚀形成所述导电突起。如图15所示，利用湿法刻蚀，刻蚀所述活泼导电材料铜，形成顶部宽度大于底部宽度的导电突起43。需要指出的，为保证Pt底电极41表面除了导电突起43，其他部分无铜残留，湿法刻蚀铜50nm后，再对pt底电极41进行过刻蚀。步骤207，在所述底电极及所述导电突起和所述隔离层之上形成第一阻变层。如图16所示，通过化学气相沉积的方式，在Pt底电极41及铜导电突起43和氮化硅隔离层42上生长IOOnm厚的阻变材料氧化铪作为第一阻变层441。步骤208，以所述隔离层作为停止层，对所述第一阻变层进行化学机械抛光处理。如图17所示，以氮化硅隔离层42作为停止层，通过化学机械抛光对所述氧化铪层进行处理，使之上端面平滑，同时使第一阻变层441的厚度与导电突起和隔离层42的厚度相同，为50nm。步骤209，在化学机械 抛光处理后的第一阻变层之上形成第二阻变层。如图18所示，同样利用化学气相沉积的方式，在化学机械抛光处理后的第一阻变层441之上生长一层30nm厚的阻变材料氧化铪，作为第二阻变层442 (图中所示虚线是为了表示清楚，明确示出第一阻变层和第二阻变层所表示的范围，不属于本发明实施例所包含的内容，也不对本发明造成任何限制)，所述第一阻变层441和所述第二阻变层442共同形成阻变层44。步骤210，在所述第二阻变层上形成顶电极。如图19所示，通过电子束蒸发的方式，在阻变层44上蒸镀一层200nm的金属Pt，作为顶电极45。需要指出的，所述阻变层由第一阻变层441和位于第一阻变层441之上的第二阻变层442形成的，所以在阻变层44上生长顶电极45即在第二阻变层442上生长顶电极45。本实施例只是示例，本发明所提供的阻变存储器中的底电极、导电突起、阻变层、隔离层和顶电极的形成材料、生长方法及各部分的厚度，均并不限于实施例中所列出的，分别还可以是其他合适的形成材料、生长方法和厚度，此处不再赘述。本发明实施例所提供的阻变存储器及其制备方法，通过在底电极上设置导电突起，可以产生“避雷针”效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种阻变存储器，其特征在于，包括底电极、阻变层、顶电极，所述阻变层位于所述底电极之上；所述顶电极位于所述阻变层之上；所述底电极之上设置有导电突起，所述导电突起嵌在所述阻变层内，且所述导电突起顶部宽度小于底部宽度。
2.如权利要求1所述的阻变存储器，其特征在于，所述底电极之上导电突起的两侧设置有隔离层，所述隔离层与所述导电突起厚度相同。
3.如权利要求1或2所述的阻变存储器，其特征在于，所述导电突起的顶部的宽度范围为 IOnm 到 30nm。
4.如权利要求1或2所述的阻变存储器，其特征在于，所述导电突起的生长厚度范围为 40nm 到 60nm。
5.如权利要求1或2所述的阻变存储器，其特征在于，形成所述导电突起的材料为下列之一Cu、Al、T1、TiN、Ag、Ni。
6.如权利要求1或2所述的阻变存储器，其特征在于，形成所述底电极的材料为下列之 Pt、Au。
7.如权利要求1或2所述的阻变存储器，其特征在于，所述阻变层的厚度范围为70nm 到 IOOnm。
8.一种阻变存储器的制备方法，其特征在于，包括在衬底上形成底电极；在所述底电极上形成顶部宽度小于底部宽度的导电突起；在所述底电极及所述导电突起上形成阻变层，并使所述导电突起嵌在所述阻变层内部;在所述阻变层上形成顶电极。
9.如权利要求8所述的方法，其特征在于，所述在底电极上形成顶部宽度小于底部宽度的导电突起，包括在所述底电极之上淀积活泼导电材料；对所述活泼导电材料进行湿法刻蚀形成顶部宽度小于底部宽度的导电突起。
10.如权利要求8所述的方法，其特征在于，所述在底电极上形成顶部宽度小于底部宽度的导电突起，包括在所述底电极之上形成隔离层；在所述隔离层上刻蚀形成用于在所述底电极上形成导电突起的窗口；在所述导电突起的窗口处淀积活泼导电材料；以所述隔离层作为停止层对所述活泼导电材料进行化学机械抛光处理；对所述活泼导电材料进行湿法刻蚀形成所述导电突起。
11.如权利要求10所述的方法，其特征在于，所述在所述底电极及所述导电突起上形成阻变层，包括在所述底电极及所述导电突起和所述隔离层之上形成第一阻变层；以所述隔离层作为停止层，对所述第一阻变层进行化学机械抛光处理；在化学机械抛光处理后的第一阻变层之上形成第二阻变层。
全文摘要
本发明实施例公开了一种阻变存储器及其制备方法。所述阻变存储器包括底电极、阻变层、顶电极，所述阻变层位于所述底电极之上；所述顶电极位于所述阻变层之上；所述底电极之上设置有导电突起，所述导电突起嵌在所述阻变层内，且所述导电突起顶部宽度小于底部宽度。本发明实施例还公开了一种阻变存储器的制备方法。本发明实施例所提供的阻变存储器及其制备方法，通过在底电极上设置导电突起，可以产生“避雷针”效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。
文档编号G11C13/00GK103035840SQ20121055537
公开日2013年4月10日 申请日期2012年12月19日 优先权日2012年12月19日
发明者蔡一茂, 殷士辉, 黄如, 方亦陈 申请人:北京大学