专利名称：一种存储卡电源传输电路的制作方法
技术领域：
本发明涉及电路领域，更具体的说是涉及一种存储卡电源传输电路。
背景技术：
随着科技的不断发展，电子产品成为日常生活必不可少的一部分。通常，电子产品质量的优劣可以通过CPU主频、存储空间、分辨率等多个因素进行判定。而存储空间可以分为内置存储器以及外置存储器。外置存储器可以表现为闪存卡(Flash Card)，其是利用闪存(Flash Memory)技术达到存储电子信息的存储器。根据不同的生产厂商和不同的应用，闪存卡可以分为SM卡(SmartMedia)、CF卡(Compact Flash)、MMC 卡(MultiMediaCard)、SD 卡(Secure Digital)、记忆棒(MemoryStick)、XD卡(XD-Picture Card)和微硬盘(MICRODRIVE)等。这些闪存卡虽然外观、规格不同，但是技术原理几乎相同。由于闪存卡的诸多优点及闪存卡的应用领域，闪存卡已渐渐取代了传统的存储介质，被广泛应用在数码相机及手机等其它电子设备中。现有技术中，采用将CPU直接和SD卡相连，并在SD卡的一端加静电管接地的方式来进行对SD卡的数据读取与写入操作，如图1所示。但当SD卡与CPU之间的走线很长时(通常定义成大于12cm)，会导致CPU与SD卡之间传输的信号变形，增加SD卡的误码率，并导致读卡速度变慢。除此，当外界有静电时，还可能会有一部分静电传给CPU，导致CPU损坏。
发明内容
有鉴于此，本发明提供了一种存储卡电源传输电路，有效的解决了现有技术中走线过长导致的SD卡误码率高、读取速度慢的问题。为实现上述目的，本发明提供如下技术方案—种存储卡电源传输电路，包括串接在SD卡与CPU之间，用于调节所述SD卡与所述CPU之间传输信号的满足预设的阈值的波形整理电路；与所述波形整理电路相连，用于调节SDIO总线的时序，使所述传输信号的波形进打时延的时序调整电路。优选的，还包括与所述波形整理电路相连，用于消除所述传输信号的静电的静电防护电路。优选的，所述波形整理电路包括至少一个调节电路，所述调节电路包括第一电阻、第二电阻、上拉电阻以及运算放大器，所述调节电路的数据输入端与所述运算放大器的反相输入端相连，所述第一电阻的第一端分别于外接电压Vcc以及所述上拉电阻的第一端相连，所述第一电阻的第二端分别与所述运算放大器的同相输入端以及所述第二电阻的第一端相连，所述第二电阻的第二端接地，所述运算放大器的输出端与所述上拉电阻的第二端相连，且作为所述调节电路的数据输出端。优选的，CLK线以及数据线均串接有所述调节电路。优选的，所述时序调整电路包括第三电阻以及第一电容，所述第三电阻串接在所述调节电路的数据输入端以及所述运算放大器的反相输入端之间，所述第一电容串接在所述运算放大器的反相输入端与地之间。优选的，所述静电防护电路包括串接在所述调节电路的数据输出端与CPU之间的压敏电阻。优选的，所述静电防护电路包括串接在所述调节电路的数据输出端与CPU之间的TVS管。优选的，所述静电防护电路包括串接在所述调节电路的数据输出端与CPU之间的ESD管。经由上述的技术方案可知，与现有技术相比，本发明提供了一种存储卡电源传输电路，包括波形整理电路以及时序调整电路，其中，波形整理电路串接在SD卡与CPU之间，调节所述SD卡与所述CPU之间的传输信号满足预设的阈值，提高了抗干扰能力。时序调整电路与所述波形整理电路相连，用于调节SDIO总线的时序，使所述传输信号的波形进行时延，解决了因传输数据引起的读卡速度变慢的问题。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中，SD卡与CPU连接的结构示意图；图2为本发明提供的一种存储卡电源传输电路的结构示意图；图3为本发明提供的一种存储卡电源传输电路的又一结构示意图；图4为本发明提供的一种存储卡电源传输电路中调节电路的结构示意图；图5为本发明提供的一种存储卡电源传输电路中时序调整电路的结构示意图；图6为本发明提供的一种存储卡电源传输电路中波形图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。请参阅图1，为现有技术中，SD卡与CPU连接的结构示意图，其中，将CPU直接和SD卡相连，并在SD卡的一端加静电管接地的方式来进行对SD卡的数据读取与写入操作。但当SD卡与CPU之间的走线很长时(通常定义成大于12cm)，会导致CPU与SD卡之间传输的信号变形，增加SD卡的误码率，并导致读卡速度变慢。除此，当外界有静电时，还可能会有一部分静电传给CPU，导致CPU损坏。
实施例一为解决上述问题，本发明实施例提供了一种存储卡电源传输电路，请参与图2，包括波形整理电路101以及时序调整电路102，其中，波形整理电路101串接在SD卡与CPU之间，用于调节所述SD卡与所述CPU之间传输信号的满足预设的阈值。时序调整电路102与所述波形整理电路101相连，用于调节SDIO总线的时序，使所述传输信号的波形进行时延。请参阅图4和图5，其中，图4为本发明提供的一种存储卡电源传输电路中调节电路的结构示意图，图5为本发明提供的一种存储卡电源传输电路中时序调整电路的结构示意图。具体的，所述波形整理电路101包括至少一个调节电路1011，如图4所示，所述调节电路1011包括第一电阻R1、第二电阻R2、上拉电阻R244以及运算放大器U21A。各器件的连接关系为所述调节电路1011的数据输入端Datain与所述运算放大器U21A的反相输入端(即图4中的2端)相连。所述第一电阻Rl的第一端分别于外接电压Vcc以及所述上拉电阻R244的第一端相连，所述第一电阻Rl的第二端分别与所述运算放大器U21A的同相输入端(图中4的3端)以及所述第二电阻R2的第一端相连，所述第二电阻R2的第二端接地，所述运算放大器U21A的输出端(图4中的I端)与所述上拉电阻R244的第二端相连，且作为所述调节电路1011的数据输出端Dataout。该调节电路1011的工作原理为当信号传输时，因信号被外部因素影响，会出现信号变形的现象。该电路中的运算放大器放在靠近SD卡的一端，利用运放的特性，只能输出高电平或低电平。并通过调节Rl与R2的比值，可以决定输出高电平与低电平的阀值。进而提高抗干扰能力。这里需要说明的是，在实际应用中，CLK线以及数据线均串接有所述调节电路1011，以使其传输信号符合数字电路规范。具体的，请参阅图5，所述时序调整电路102包括第三电阻R3以及第一电容Cl。各器件的连接关系为所述第三电阻R3串接在所述调节电路1011的数据输入端Datain以及所述运算放大器U21A的反相输入端之间，所述第一电容Cl串接在所述运算放大器U21A的反相输入端与地之间。该时序调整电路的工作原理为通过调整第三电阻R3以及第一电容Cl的大小，使所述传输信号的波形进行时延，如图6所示。图6为本发明提供的一种存储卡电源传输电路中波形图。实施例二请参阅图3，为本发明提供的一种存储卡电源传输电路的又一结构示意图，该实施例为在实施例一的基础上，还增设了静电防护电路103。其中，所述静电防护电路103与所述波形整理电路101相连，用于消除所述传输信号的静电。优选的，所述静电防护电路可以为压敏电阻、TVS管和/或ESD管，在此不做具体的限定。需要说明的是，所述压敏电阻、TVS管或ESD管均串接在所述调节电路的数据输出端与CPU之间综上，本发明提供了一种存储卡电源传输电路，包括波形整理电路以及时序调整电路，其中，波形整理电路串接在SD卡与CPU之间，调节所述SD卡与所述CPU之间的传输信号满足预设的阈值，提高了抗干扰能力。时序调整电路与所述波形整理电路相连，用于调节SDIO总线的时序，使所述传输信号的波形进行时延，解决了因传输数据引起的读卡速度变慢的问题。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的装置而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。对所提供的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所提供的原理和新颖特点相一致的最宽的范围。
权利要求
1.ー种存储卡电源传输电路，其特征在于，包括 串接在SD卡与CPU之间，用于调节所述SD卡与所述CPU之间传输信号的满足预设的阈值的波形整理电路； 与所述波形整理电路相连，用于调节SDIO总线的时序，使所述传输信号的波形进行时延的时序调整电路。
2.根据权利要求1所述的存储卡电源传输电路，其特征在于，还包括 与所述波形整理电路相连，用于消除所述传输信号的静电的静电防护电路。
3.根据权利要求1所述的存储卡电源传输电路，其特征在于，所述波形整理电路包括至少ー个调节电路， 所述调节电路包括第一电阻、第二电阻、上拉电阻以及运算放大器， 所述调节电路的数据输入端与所述运算放大器的反相输入端相连，所述第一电阻的第一端分别于外接电压Vcc以及所述上拉电阻的第一端相连，所述第一电阻的第二端分别与所述运算放大器的同相输入端以及所述第二电阻的第一端相连，所述第二电阻的第二端接地，所述运算放大器的输出端与所述上拉电阻的第二端相连，且作为所述调节电路的数据输出端。
4.根据权利要求3所述的存储卡电源传输电路，其特征在干，CLK线以及数据线均串接有所述调节电路。
5.根据权利要求1所述的存储卡电源传输电路，其特征在于，所述时序调整电路包括第三电阻以及第一电容， 所述第三电阻串接在所述调节电路的数据输入端以及所述运算放大器的反相输入端之间，所述第一电容串接在所述运算放大器的反相输入端与地之间。
6.根据权利要求2所述的存储卡电源传输电路，其特征在于，所述静电防护电路包括 串接在所述调节电路的数据输出端与CPU之间的压敏电阻。
7.根据权利要求2所述的存储卡电源传输电路，其特征在于，所述静电防护电路包括 串接在所述调节电路的数据输出端与CPU之间的TVS管。
8.根据权利要求2所述的存储卡电源传输电路，其特征在于，所述静电防护电路包括 串接在所述调节电路的数据输出端与CPU之间的ESD管。
全文摘要
本发明提供了一种存储卡电源传输电路，包括波形整理电路以及时序调整电路，其中，波形整理电路串接在SD卡与CPU之间，调节所述SD卡与所述CPU之间的传输信号满足预设的阈值，提高了抗干扰能力。时序调整电路与所述波形整理电路相连，用于调节SDIO总线的时序，使所述传输信号的波形进行时延，解决了因传输数据引起的读卡速度变慢的问题。
文档编号G11C5/14GK103050144SQ20121058558
公开日2013年4月17日 申请日期2012年12月30日 优先权日2012年12月30日
发明者黄维权, 蔡晓峰 申请人:深圳市凌启电子有限公司