非易失性存储器及其编程方法
【专利摘要】本发明公开了一种非易失性存储系统，包括：一位线和与位线相关联的多个存储单元，多个存储单元与所述位线相关联，并以串联方式耦合。所述存储系统进一步包含与所述存储单元相互通信的一个控制电路，其中所述控制电路编程一个从存储单元选取的所述标靶单元，所述编程通过施加一个位线电压到位线上用来促进热载子注入到所述标靶单元。所述电路亦在热载子注入机制下施加编程电压在标靶单元上。此外，所述电路在编程所述标靶单元时施加一控制电压在与个别标靶单元相邻的相对应控制单元上，其中所述控制电压依附于所述控制单元的阈值电压并且所述控制电压小于所述编程电压。
【专利说明】
【技术领域】
[0001] 本发明涉及一种非易失性存储器及其编程方法，特别是对于闪存。 非易失性存储器及其编程方法
【背景技术】
[0002] 热载子注入是一种用于非易失性存储器的编程机制。它通常是提升通道的横向电 场到较高电平，以此达到热载子注入的条件，例如超过l〇 5V/cm。图1显示一种传统热载子 注入的编程方法。图1显示具多个存储单元的存储条带以串联方式连接。掺杂区14和16 被配置于端部，并且分别与切换M0S12和11耦合。要对所选取的单元10进行热载子注入 编程，掺杂区14应接收一通道电压，所述通道电压高于地面并且掺杂区16的最佳设置为接 地。切换M0S11和12皆导通，且其它单元施加一通过电压，因此埋入式通道内可能形成电位 差。一编程电压施加于所选取单元10的栅极上，以此让热载子穿入单元10的捕捉层。元 件采用热载子注入机制，相对于FN隧穿机制享有较低的编程电压。
[0003] 如图1所示，当控制栅极被施加编程电压时，产生的热载子都应所述进入所选取 的单元10。然而，元件的尺寸迅速缩小，各单元间的距离变短，使得热载子可能通过选定的 单元10并且进入非预想区域，如它相邻单元18。因此，过度反应的热载子造成单元18的干 扰和执行一个意外的编程。
【发明内容】
[0004] 在本发明的目的是提供一种电路和一编程方法，以热载子注入机制编程存储条带 内的标靶单元时，用以减轻相邻单元的干扰。一般情况下，相邻单元位于作为与所述位线耦 合的一切换的条带选择晶体管侧。一控制电压根据相邻单元的阈值电压而施加在相邻单 J Li 〇
[0005] 在某一实施例中，一种非易失性存储系统，包括一位线和与位线相关联的多个存 储单元，多个存储单元与所述位线相关联，并以串联方式耦合。所述存储系统进一步包含与 所述存储单元相互通信的一个控制电路，其中所述控制电路编程一个从存储单元选取的标 靶单元，所述编程通过施加一个位线电压到位线上用来促进热载子注入到所述标靶单元。 所述电路亦在热载子注入机制下施加编程电压在标靶单元上。此外，所述电路在编程所述 标靶单元时施加一控制电压在与个别标靶单元相邻的相对应控制单元上，其中所述控制电 压依附于控制单元的阈值电压并且所述控制电压小于所述编程电压。
[0006] 在某一实施例中，一种具有存储阵列的非易失性存储系统。所述非易失性存储系 统包括多个位线，且每条位线与一存储条带耦合，其中多个存储单元以串联方式相连。非易 失性存储系统更包含一个控制电路与所述存储阵列相互通信，其中所述控制电路编程从存 储阵列选取的多个标靶单元。所述电路通过热载子注入机制下施加一个编程电压到所述标 靶单元，和施加一控制电压在个别标靶单元相邻的相对应控制单元上，其中所述控制电压 依附于相对应控制单元的阈值电压并且所述控制电压小于所述编程电压。所述控制电路编 程标靶单元前，能验证控制单元的阈值电压，并将控制单元分类为第一组，已编程的标靶单 元分类为第二组。
【专利附图】
【附图说明】
[0007] 图1显示根据传统编程非易失性存储器条带的方法的示意图；
[0008] 图2显示根据本发明的一实施例的编程非易失性存储器条带的方法的剖视图；
[0009] 图3显示根据本发明的一实施例的编程非易失性存储器条带的方法的剖视图； [0010] 图4显示根据本发明的一实施例的编程非易失性存储器条带的方法的电路图；
[0011] 图5显示根据本发明的一实施例的编程非易失性存储器条带从GSL到SSL的方法 的电路图；
[0012] 图6显示根据本发明的一实施例的编程非易失性存储器条带的方法的波形图；
[0013] 图7显示根据本发明的一实施例的编程非易失性存储器条带从SSL到GSL的方法 的电路图；
[0014] 图8显示根据本发明的一实施例的编程非易失性存储器条带的方法的电路图；
[0015] 图9显示根据本发明的一实施例的编程非易失性存储器条带的方法的电路图； [0016] 图10显示根据本发明的一实施例的编程非易失性存储器条带的方法的电路图；
[0017] 图11显示根据本发明的一实施例的编程非易失性存储器条带的方法的电路图； 以及
[0018] 图12显示根据本发明的一实施例的非易失性存储器系统的简化方框图。
[0019] 主要元件符号说明：
[0020] 10 单元
[0021] 11 切换 M0S
[0022] 12 切换 M0S
[0023] 13 位线
[0024] 14 掺杂区
[0025] 15 共源极线
[0026] 16 掺杂区
[0027] 20 共接地
[0028] 21 接点
[0029] 22 位线
[0030] 23 接点
[0031] 30 标靶单元
[0032] 31 切换单元
[0033] 32 控制单元
[0034] 33 控制单元
[0035] 35 第一切换
[0036] 36 第二切换
[0037] 40 区域
[0038] 41 区域
[0039] 301 标靶单元
[0040] 311 切换单元
[0041] 321 控制单元
[0042] 500 控制电路
[0043] 600 存储器
【具体实施方式】
[0044] 将根据附图来描述本发明。
[0045] 下文参看附图来更全面描述本发明的实施例，所述等附图形成本发明的一部分， 且以说明方式展示可实践本发明的具体例示性实施例。然而，本发明可按照许多不同形式 来体现，且不应解释为限于本文中所阐述的实施例；实际上，此等实施例经提供以使得本发 明将为全面且完整的，且将向熟习此项技术者全面传达本发明的范畴。如本文中所使用，术 语「或」为包括性「或」运算子，且等效于术语「及/或」，除非上下文另有清楚描述。此外， 在整个说明书中，「一」及「所述」的含义包括复数个引用。
[0046] 图2为一个NAND快闪存储单元条带和透过热载子注入而编程偏压的剖视图。在 N型通道的实施例中，衬底是P型且热载子包括电子。至于在P型通道的实施例中，衬底是 N型且热载子的包括空穴。在本文的描述中，使用N通道的实施例作为例子。第一切换35 由M0S晶体管构成且连接在NAND条带的一端上，并且所述第一切换35的栅极与接地选择 线GSL相耦合，而一个接点21是在衬底中形成N型区域。接点21被连接到一个共接地20。 第二切换36由M0S晶体管构成且连接在NAND条带的另一端上，并且所述第二切换36的栅 极与串选择线SSL相耦合，而一个接点23是在衬底中形成N型区域。接点23被连接到一 个位线22。第二切换36亦称为位线22的条带选择晶体管。
[0047] 在NAND条带中的一个单元标靶单元30被作为编程的单元并且在此被称为标靶 单元。字线与标靶单元30耦合并且接收编程电压V-TWL。字线与一相邻标靶单元30且在 共接地20侧的切换单元31耦合，且所述字线接收一切换电压V-SWL，所述切换电压V-SWL 设计为于一段的编程期间中，能达到高效率的热载子注入的条件。字线与一相邻标靶单元 30且在位线22侧的控制单元32耦合，且所述字线接收一通过电压V-MWL，所述通过电压 V-MWL设计为于编程到标把单元30时，能达到减轻热载子穿透控制单元32的条件。一个位 线电压V-BL加到位线22,如VD-PRGM，以及第二切换36接收到一个通过电压V-SSL。字线 与控制单元32和第二切换36间的存储单元耦合，且字线分别接收一通过电压V-PASSD使 得区域40预先充电达到一汲极电压VD-PRGM。字线与切换单元31和第一切换35间的存储 单元耦合，当共接地20接地和第一切换35接V-GSL时，字线分别接收一通过电压V-PASSS 使得区域41预先充电达到一源极电压VS-PRGM。当作为一个特定编程条件时，V-PASSD和 V-PASSS可以是相同或不同的电压。施加在控制单元32的通过电压V-MWL取决于控制单元 32的阈值电压VT。通常情况下，通过电压V-MWL应大于阈值电压VT和位线电压VD-PRGM 的总和，以便在所需速度下传送用于支持编程标靶单元的位线电压。在另一实施例中，当达 到超越VT和位线电压VD-PRGM的总和时，施加在控制单元32上的通过电压V-MWL也需要 小于V-PASSS、V-PASSD，和V-TWL，以减轻编程标靶单元30时的编程干扰。选取切换电压 V-SWL来操纵编程期间切换单元31下方的通道电位。在某些特定的实施例中，施加在控制 单元32上的偏压其范围可以为编程电压V-TWL的1/2至2/3。
[0048] 在一个实施例中，当编程标靶单元30时，位线电压V-BL的范围举例而言可为3V 到4. 5V间。所述V-PASSD和V-PASSS可能为8V至12V的范围内。施加在标靶单元30的 编程电压V-TWL的范围可能为8V至12V间。施加在控制单元的控制电压V-MWL其范围可 以为4V到8V间。
[0049] 在某些情况下，一部分的热载子的可通过控制单元32而干扰下一个相邻的控制 单元33,下一个相邻控制单元33则用来减少干扰。图3表示另一实施例，其特征在于，和第 一控制单元32耦合的字线接收第一通过电压V-MWL1，和第二控制单元33耦合的字线接收 第二通过电压V-MWL2。第一通过电压V-MWL1和第二通过电压V-MWL2可以是相同的或不同 的，更具体地说，它们可以被操纵成各自独立的配置。然而，V-MWL2的值的只允许在上述实 施例中V-MWL1所定义的相同范围内。在某些特定的实施例中，V-MWL2大于V-MWL1。在某 些实施例中，有两个以上相邻标靶单元30的单元作为控制单元。在编程期间，每个控制单 元分别接收控制电压，所述控制电压高于阈值电压和位线电压VD-PRGM的总和。
[0050] 图4表示具有分别与位线BL1到BLN耦合以及与共接地20耦合的多个存储条带 的NAND阵列的电路示意图。每个字线连接到每个位线上相应存储单元的栅极。在编程期 间下，标靶单元的字线接收的编程电压V-TWL。相邻标靶字线的切换字线接收一切换电压 V-SWL以促进热载子注入。一般情况下，V-SWL在特定范围内以优化性能，其中所述的范围 是由与切换字线耦合的存储单元的阈值电压分布来决定。在某些特定的实施例中，V-SWL的 范围可以从下限VL，所述下限小于所述分布的最低阈值电压，到上限VH，所述上限高于所 述分布的最高阈值电压。在编程期间下，输入的切换电压V-SWL的大小可能以斜坡方式且 具有动态变化的调变。根据偏好其波形可能会有所不同，它可以是一个正弦波，三角波，或 锅齿波等。
[0051] 编程存储条带的方法也是依赖编程序列，图5是一个从GSL到SSL编程存储条带 的例子。因为标靶单元30的编程早于标靶单元30至SSL间的单元，因此，控制单元32是 未编程的状态且在低状态的阈值电压。当编程标靶单元30时，通过施加一个电压V-TWL到 目标字在线使得热载子注入标靶单元30,与控制单元32的字线接收一个通过电压V-MWL， 所述通过电压V-MWL大于控制单元的阈值电压和位线电压VD-PRGM的总和。此外，为了减 轻热载子干扰控制单元32,通过电压V-MWL也应该小于其它单元上的通过电压，即V-MWL 小于V-PASSD、V-PASSS、和V-TWL。在一个实施例中，控制单元的阈值电压为比-1. 0V小， VD-PRGM可能为3V到4. 5V的范围内，V-TWL可能为8V至12V的范围内，并且V-MWL的范围 可以为4V到8V间。
[0052] 图6是描述关于参考图5的偏压与其操作的一个例子的序列图。在编程期间，所 选取的位线BL1对VD-PRGM施加偏压。当切换单元31接收到三角波形切换电压V-SWL时， 与标靶单元30耦合的字线接收到编程电压V-TWL。比V-PASSD或V-PASSS较低的通过电压 V-MWL施加于控制单元32上，以减轻热载子干扰。
[0053] 图7是说明从SSL到GSL编程存储条带的例子。因为标靶单元30的编程顺序在 标靶单元30的SSL间的单元后，因此，控制单元32的阈值电压VT具有两个不同的电压阶 段，高电压阶段时，代表控制单元32已被编程；低电压阶段，代表控制单元32是未编程。如 果控制单元32是在高电压阶段，则产生所谓的位模式效应。当编程标靶单元30时，通过对 标靶字线施加编程电压V-TWL使得热载子注入的标靶单元30, 一个两阶段的编程算法应用 于存储条带上。在第一阶段期间，与控制单元32耦合的字线接收一个低通过电压V-MWL， 所述低通过电压V-MWL高于控制单元32的阈值电压和位线电压VD-PRGM的总和。此外，为 了减轻热载子对控制单元32的干扰，通过电压V-MWL也应该小于其它单元上的通过电压， 即V-MWL小于V-PASSD、V-PASSS和V-TWL。因此，如果相邻的控制单元32没有被编程，则 标靶单元30可以有效地编程。在一个实施例中，控制单元的未编程阈值电压比-1. 0V小， VD-PRGM可能为3V到4. 5V的范围内，在V-TWL可能为8V至12V的范围内，而V-MWL的范围 可能为4V至8V。
[0054] 如果相邻的控制单元的编程早于标靶单元，然后在第二阶段时，与控制单元32耦 合的字线接收到一个更高的通过电压V-MWL，所述通过电压V-MWL高于控制单元的编程阈 值电压和位线电压VD-PRGM的总和以促进热载子注入标靶单元30,达成编程动作。然而， 由于标靶单元30已被编程，顾虑到减轻热载子的干扰导致没有设置更高控制电压的考虑。 在一个实施例中，控制单元的编程阈值电压大于2V，VD-PRGM可能为3V到4. 5V的范围内， V-TWL可能为8V至12V的范围内，V-MWL可能为8V至12V的范围内。
[0055] 上述两个阶段的从GSL到SSL的编程概念可扩展到如图3所示的存储条带，所述 存储条带的设计具有一个以上的控制单元。当配置两个控制单元32和33与标靶单元30 相邻，根据每个控制单元的阈值电压水平的组合，一个四阶段的编程算法可分别应用于控 制单元32和33耦合的字线。如果选取η个控制单元，2n阶段的编程算法可应用于确保有 效的编程过程并达到最小干扰。
[0056] 图8显示另一种存储器阵列的实施例，所述存储器阵列具有多个存储条带和多个 标靶单元，所述存储条带和标靶单元以热载子注入达成编程。位线BL1和BL3分别具有标 靶单元TC1和TC2以进行编程，位线电压加上偏压VD-PRGM以提升条带中存储单元的通道 电位。对于其它非编程的位线，低电压如接地可以抑制编程。正如所设计的，每个标靶单元 有一个相邻的控制单元，其中CC1为标靶单元TC1相邻的控制单元；CC2为标靶单元TC2相 邻的控制单元。此外，每个标靶单元的另一侧也有相邻的切换单元，如SCI为标靶单元TC1 相邻的切换单元；SC2为标靶单元TC2相邻的切换单元。在本实施例中，编程序列是从SSL 到GSL，因此CC1和CC2的阈值电压水平根据编程条件可以是高电平或低电平状态。为了简 化说明，在下面的实施例中，CC1设置为非编程的单元且具有低阈值电压VT-L ;CC2设置为 编程的单元且具有高阈值电压VT-H。
[0057] 上述多阶段的算法应用到编程闪存阵列，透过引入第一阶段让分别与每个控制单 元耦合的字线接收到一个低通过电压V-MWLow，所述低通过电压V-MWLow大于VT-L和位线 电压VD-PRGM的总和。此外，为了减轻热载子干扰控制单元CC1，通过电压V-MWLow也应该 小于其它单元上的通过电压，亦即V-MWLow小于V-PASSD、V-PASSS和V-TWL。因此，标靶单 元TC1可以有效地进行编程而不影响未编程的控制单元CC1。然而，由于第二控制单元CC2 是在高电压电平状态时，所施加的低通过电压V-MWLow不足以打开控制单元CC2的通道， 无法用以促进其相邻的标靶单元TC2编程。所述方法还可以包括一个步骤，用以验证标靶 单元是否已编程。图9显示在上述验证后，第二阶段的编程的情况，其中一个高通过电压 V-MWLhi被施加到控制单元CC2的耦合字在线。在这个阶段期间，位线BL1接地以便抑制已 被编程的标靶单元TC1，但BL3仍然施加偏压VD-PRGM。高通过电压V-MWLhi大于VT-H和 位线电压VD-PRGM的总和。因此，标靶单元TC2可以有效地编程，同时因为相关联的位线接 地，而不会干扰事先编程的标靶单元TC1。在编程期间下，同样的方法也可以应用到一个具 有两个以上的标靶字线阵列。
[0058] 另一种方法对标靶单元而言可达到优化的编程速度，所述标靶单元从SSL到GSL 编程而不会干扰相邻单元，其闪存阵列如图10所示。在第一步骤中，它会验证为每个标靶 单元相应的控制单元的阈值电压电平。例如，如果控制单元CC1和CC3在低阈值电压电平， 而低阈值电压电平意味着未编程，然后TC1和TC3与其它的未编程的控制单元被分类为 第一组。同时，某些控制单元被验证为较高的电平，如CC2其分类为第二组。如图所示10 在第一阶段期间，仅在第一组中与控制单元耦合的位线，如BL1和BLN-1施加一位线偏压 VD-PRGM来进行编程。当一个编程电压V-TWL施加在标靶单元TC1和TC3时，相应的字线接 收一个低通过电压V-MWLow，所述低通过电压V-MWLow大于未编程控制单元的阈值电压和 位线电压VD-PRGM的总和以减轻干扰。在本实施例中，因为CC1和CC3被耦合到同一个字 线，阈值电压以确定低通过电压应为CC1和CC3间的最高值。在第一阶段期间编程标靶单元 后，图11显示第二个阶段进一步编程标靶单元，所述标靶单元具有已编程闕值电压的相邻 控制单元。在第二阶段期间，除了与高电平的控制单元耦合的位线，其它位线被接地来抑制 意外的编程。BL3施加一偏压VD-PRGM且一个高通过电压V-MWLhi施加在与控制单元CC2耦 合的字线。高通过电压V-MWLhi应大于控制单元CC2的阈值电压和位线电压VD-PRGM的总 和以确保的编程速度。此外，由于相应的标靶单元未编程故对位线电压接地，而所述第一或 第二编程阶段是可以互换的。第二组中的标靶单元可以透过控制单元上施加一个高通过电 压V-MWLhi而被早一步编程，因此第一组中的标祀单元通过施加一个低通过电压V-MWLow 可以随后被编程。
[0059] 图12是一个非易失性存储器系统的一个实施例的简化方框图，所述非易失性存 储器系统可以用来实现上述方法。所述图具有一个控制电路500与存储器600互相耦合。 存储器600可以是NAND闪存存储器或其它可编程的非易失性存储器，存储器600具有多个 设置在其中的存储单元。控制电路500配置为与存储器600中的存储单元相互通信，并作 为存储器储存效果。所述控制电路500可定位标靶单元和与标靶相邻的其它单元。根据编 程顺序，控制电路500选取字线和位线并且分别接收一个预先定义的电压。在编程期间，相 邻共源极线侧的单元被控制电路500标记为切换单元，切换单元上施加一切换电压V-SWL， 以便促进所述标靶单元的热载子编程，同时标靶单元施加一编程电压V-TWL。此外，位线侧 相邻的单元被控制电路500标记为控制单元。除了字线与标靶单元、切换单元和控制单元 相耦合，其它字线的给定一通过电压V-PASS，其通过电压V-PASS可能彼此不同。与控制单 元的字线接收一个控制电压V-MWL，所述控制电压V-MWL需大于控制单元的阈值电压和位 线电压VD-PRGM的总和，其中所述的位线电压VD-PRGM用来促进热载子注入标靶单元。控 制电路500还可以在编程标靶单元前验证控制单元的阈值电压，以确定一个适合施加在控 制单元的电压。在一般情况下，控制电路500被配置为能够如在上述实施例中所述，以不同 的方式编程存储器600。
[0060] 已在上述实例及描述中充分描述本发明的方法及特征。应理解，不偏离本发明的 精神的任何修改或改变意欲涵盖在本发明的保护范畴内。
【权利要求】
1. 一种非易失性存储系统，包括： 一个位线； 多个与所述位线相关联的存储单元以串联方式耦合；以及 一个控制电路与所述存储单元相互通信，其中所述控制电路编程一个从所述存储单元 中选取的标靶单元，所述编程通过施加一个位线电压到位线上用来促进热载子注入到所述 标靶单元，和一编程电压在热载子注入机制下施加在所述标靶单元上，和编程所述标靶单 元时施加一控制电压在与所述个别标靶单元相邻的相对应一控制单元上，其中所述控制电 压依附于所述控制单元的阈值电压并且所述控制电压小于所述编程电压。
2. 根据权利要求1的存储系统，其中所述控制电压大于所述相邻单元的阈值电压和位 线电压的总和。
3. 根据权利要求1的存储系统，进一步包含与所述位线耦合的一条带选择晶体管，其 中所述控制单元在所述条带选择晶体管侧。
4. 根据权利要求1的存储系统，进一步包含相邻标靶单元的一切换单元且所述切换单 元在所述控制单元的另一侧，其中所述控制电路施加一切换电压于所述切换单元上用以增 强热载子注入到所述标靶单元。
5. 根据权利要求1的存储系统，其中所述控制电路进一步包含多个相邻所述标靶单元 的控制单元。
6. 根据权利要求1的存储系统，进一步包含多个通过字线，其中与所述通过字线耦合 的存储单元不含所述标靶单元、所述控制单元和所述切换单元，并且所述控制电路施加一 通过电压于每个通过字线，其中所述通过电压大于所述控制电压。
7. 根据权利要求1的存储系统，其中所述控制电路通过两阶段编程方案来对所述标靶 单元，其中所述控制电路施加一个低控制电压，所述低控制电压大于所述控制单元的未编 程阈值电压与第一阶段时所述位线电压的总和，并且施加一高控制电压，所述高控制电压 大于所述控制单元的编程阈值电压和第一阶段时所述位线电压的总和。
8. 根据权利要求7的存储系统，进一步包含多个通过字线，其中与所述通过字线耦合 的存储单元不含所述标靶单元、所述控制单元和所述切换单元，并且所述控制电路施加一 通过电压于每个通过字线，其中所述通过电压大于所述第一阶段时的所述控制电压。
9. 一种非易失性存储器的编程方法，包括： 编程一标靶单元，并通过施加一个位线电压在相关联的位线上用来促进热载子注入到 所述标靶单元； 热载子注入机制下施加编程电压于所述标靶单元上，以编程所述标靶单元；并且 施加一控制电压在一个控制单元上，所述控制单元相邻所述标靶单元并位于条带选择 晶体管侧，其中所述控制电压依附于所述控制单元的闕值电压，并且所述控制电压大于所 述控制单元的阈值电压和位线电压的总和。
10. 根据权利要求9的方法，其中所述控制单元是未编程状态，并且所述控制电压小于 通过字在线所施加的电压。
11. 根据权利要求9的方法，其中所述控制单元为已编程状态。
12. 根据权利要求9的方法，进一步包含在编程所述标靶单元前，验证所述控制单元的 阈值电压。
13. 根据权利要求12的方法，进一步包含将未编程的控制单元分类为第一组，已编程 的标靶单元分类为第二组，并且分别对不同组的标靶单元进行编程。
14. 根据权利要求13的方法，其中施加于第一组中控制单元上的控制电压大于控制单 元的未编程阈值电压和位线电压的总和。
15. 根据权利要求14的方法，进一步包含抑制对应于第二组中控制单元的标靶单元。
16. 根据权利要求14的方法，其中施加在第一组中控制单元上的控制电压小于通过字 在线所施加的电压。
17. 根据权利要求13的方法，其中第二组中控制单元所施加的控制电压大于控制单元 的编程阈值电压和位线电压的总和。
18. 根据权利要求14的方法，进一步包含抑制对应于第一组中的控制单元的标靶单 J Li 〇
【文档编号】G11C16/06GK104103313SQ201310115284
【公开日】2014年10月15日 申请日期:2013年4月3日 优先权日:2013年4月3日
【发明者】蔡文哲, 蔡秉宏 申请人:旺宏电子股份有限公司