读取电路及具有读取电路的记忆装置制造方法
【专利摘要】一种读取电路及具有读取电路的记忆装置，包括一电压产生单元以及一漏极偏压单元。电压产生单元包括一回授装置、一第一低临界电压晶体管、一第一负载以及一模拟装置。回授装置根据一参考信号以及一回授信号，产生一控制电压。第一低临界电压晶体管接收控制电压，并串联第一负载以及模拟装置。漏极偏压单元包括一第二低临界电压晶体管以及一第二负载。第二低临界电压晶体管串联第二负载及第一记忆胞，并根据该控制电压而动作；以此，使得数据读取中更为迅速与准确。
【专利说明】读取电路及具有读取电路的记忆装置
【技术领域】
[0001] 本发明是有关于一种读取电路，特别是有关于一种用以读取记忆胞的读取电路。
【背景技术】
[0002] 存储器的主要功用是储存数据，大致上可分成非挥发性存储器（Non-vol atile memory)以及挥发性存储器（volatile memory)。挥发性存储器需要电力来维持它所储存 的数据，而非挥发性存储器不需电力来维持它所储存的数据。不论是非挥发性存储器或是 挥发性存储器，均是利用许多记忆胞储存数据。在读取记忆胞所储存的数据时，若无法提供 正确的电压准位予记忆胞，则可能无法读取到正确的数据。
【发明内容】
[0003] 本发明的目的在于提供一种读取电路，能够在读取记忆胞所存储数据时，准确提 供正确的电压准位予记忆胞，读取到正确的数据。
[0004] 本发明提供一种读取电路，用以读取一第一记忆胞的数据，并包括一电压产生单 元、一漏极偏压单元、一参考单元以及一比较单元。电压产生单元包括一回授装置、一第一 低临界电压晶体管、一第一负载以及一模拟装置。回授装置根据一参考信号以及一回授信 号，产生一控制电压。第一低临界电压晶体管接收控制电压。模拟装置耦接第一低临界电 压晶体管，用以提供回授信号，并具有一电性特征。模拟装置的电性特征与第一记忆胞的电 性特征相同。第一负载串联第一低临界电压晶体管。漏极偏压单元包括一第二低临界电压 晶体管以及一第二负载。第二低临界电压晶体管耦接该第一记忆胞，并根据该控制电压而 动作。第二负载与第二低临界电压晶体管耦接于一第一节点。参考单元包括一第三低临界 电压晶体管以及一第三负载。第三低临界电压晶体管耦接一参考记忆胞，并根据控制电压 而动作。第三负载与第三低临界电压晶体管耦接一第二节点。比较单元比较第一及第二节 点的电压，用以产生一输出数据。输出数据即为第一记忆胞所储存的数据。
[0005] 本发明的有益技术效果在于：通过本发明所提供的读取电路能够及时准确的提供 正确的电压准位予记忆胞，读取到正确的数据。
[0006] 为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附附 图，作详细说明如下：
【专利附图】
【附图说明】
[0007] 图1为本发明的记忆装置的一可能实施例。
[0008] 图2为本发明的读取电路的一可能实施例。
[0009] 图3-图4为本发明的读取电路的其它可能实施例。
[0010] 附图标记
[0011]
【权利要求】
1. 一种读取电路，用以读取一第一记忆胞的数据，其特征在于，所述读取电路包括： 一电压产生单兀，包括： 一回授装置，根据一参考信号以及一回授信号，产生一控制电压； 一第一低临界电压晶体管，接收所述控制电压； 一模拟装置，耦接所述第一低临界电压晶体管，用以提供所述回授信号，并具有一电性 特征，所述电性特征与所述第一记忆胞的电性特征相同；以及 一第一负载，串联所述第一低临界电压晶体管； 一漏极偏压单元，包括： 一第二低临界电压晶体管，耦接所述第一记忆胞，并根据所述控制电压而动作；以及 一第二负载，与所述第二低临界电压晶体管耦接于一第一节点； 一参考单元，包括： 一第三低临界电压晶体管，耦接一参考记忆胞，并根据所述控制电压而动作；以及 一第三负载，与所述第三低临界电压晶体管耦接一第二节点；以及 一比较单元，比较所述第一及第二节点的电压，用以产生一输出数据，其中所述输出数 据即为所述第一记忆胞所储存的数据。
2. 根据权利要求1所述的读取电路，其特征在于，所述第一至第三低临界电压晶体管 均为N型。
3. 根据权利要求1所述的读取电路，其特征在于，所述模拟装置为一定电流源。
4. 根据权利要求1所述的读取电路，其特征在于，所述模拟装置为一第二记忆胞。
5. 根据权利要求1所述的读取电路，其特征在于，所述第一至第三负载均由N型晶体管 所构成，上述N型晶体管的栅极与漏极耦接在一起。
6. 根据权利要求1所述的读取电路，其特征在于，所述读取电路还包括： 一缓冲器，增强所述控制电压的驱动能力，用以产生一增强电压，所述第二及第三低临 界电压晶体管接收所述增强电压。
7. 根据权利要求1所述的读取电路，其特征在于，所述回授装置为一运算放大器，具有 一非反相输入端、一反相输入端以及一输出端，所述非反相输入端接收所述参考信号，所述 反相输入端接收所述回授信号，所述输出端提供所述控制电压。
8. -种记忆装置，其特征在于，所述记忆装置包括： 一核心阵列，具有一第一记忆胞； 一参考电路，具有一参考记忆胞，用以储存一参考准位； 一读取电路，读取所述第一记忆胞的数据，并包括： 一电压产生单兀，包括： 一回授装置，根据一参考信号以及一回授信号，产生一控制电压； 一第一低临界电压晶体管，接收所述控制电压； 一模拟装置，耦接所述第一低临界电压晶体管，用以提供所述回授信号，并具有一电性 特征，所述电性特征与所述第一记忆胞的电性特征相同；以及 一第一负载，串联所述第一低临界电压晶体管； 一漏极偏压单元，包括： 一第二低临界电压晶体管，耦接所述第一记忆胞，并根据所述控制电压而动作；以及 一第二负载，与所述第二低临界电压晶体管耦接于一第一节点； 一参考单元，包括： 一第三低临界电压晶体管，耦接所述参考记忆胞，并根据所述控制电压而动作；以及 一第三负载，与所述第三低临界电压晶体管耦接一第二节点；以及 一比较单元，比较所述第一及第二节点的电压，用以产生一输出数据，其中所述输出数 据即为所述第一记忆胞所储存的数据。
9. 根据权利要求8所述的记忆装置，其特征在于，所述第一至第三低临界电压晶体管 均为N型。
10. 根据权利要求8所述的记忆装置，其特征在于，所述模拟装置为一定电流源。
11. 根据权利要求8所述的记忆装置，其特征在于，所述模拟装置为一第二记忆胞。
12. 根据权利要求8所述的记忆装置，其特征在于，所述第一至第三负载均由N型晶体 管所构成，上述N型晶体管的栅极与漏极耦接在一起。
13. 根据权利要求8所述的记忆装置，其特征在于，所述记忆装置还包括： 一缓冲器，增强所述控制电压的驱动能力，用以产生一增强电压，所述第二及第三低临 界电压晶体管接收所述增强电压。
14. 根据权利要求8所述的记忆装置，其特征在于，所述回授装置为一运算放大器，具 有一非反相输入端、一反相输入端以及一输出端，所述非反相输入端接收所述参考信号，所 述反相输入端接收所述回授信号，所述输出端提供所述控制电压。
【文档编号】G11C7/14GK104240746SQ201310252642
【公开日】2014年12月24日 申请日期:2013年6月24日 优先权日:2013年6月24日
【发明者】颜定国 申请人:华邦电子股份有限公司