存储器件和集成电路的制作方法
【专利摘要】一种存储器件包括：非易失性存储器，所述非易失性存储器通过使用多个电压来操作，并且被配置成响应于启动信号而输出储存的修复信息；多个寄存器，所述多个寄存器被配置成储存从所述非易失性存储器输出的所述修复信息；多个存储体，所述多个存储体被配置成使用在所述多个寄存器中的与所述多个存储体相对应的寄存器中储存的修复信息来利用冗余单元替换正常单元；以及启动控制电路，所述启动控制电路被配置成在所述多个电压稳定时激活所述启动信号。
【专利说明】存储器件和集成电路
[0001]相关申请的交叉引用
[0002]本申请要求2012年8月31日提交的申请号为10-2012-0096586的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的示例性实施例涉及集成电路和存储器件，更具体而言，涉及判断数据从非易失性存储器传送至寄存器的启动操作(boot-up operation)的时间点的技术。
【背景技术】
[0004]图1是用于解释现有存储器件中的修复操作的图。
[0005]参见图1，存储器件包括:单元阵列110，所述单元阵列110包括多个存储器单元；行电路120，所述行电路120用于激活由行地址R_ADD选择的字线；以及列电路130，所述列电路130用于接入(读取或写入)由列地址C_ADD选择的位线的数据。
[0006]行熔丝电路140储存与单元阵列110中的故障存储器单元相对应的行地址作为修复行地址REPAIR_R_ADD。行比较单元150将储存在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件的外部输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地址R_ADD —致时，行比较单元150控制行电路120激活冗余字线而不是由行地aR_ADD指定的字线。
[0007]列熔丝电路160储存与单元阵列110中的故障存储器单元相对应的列地址作为修复列地址REPAIR_C_ADD。列比较单元170将储存在列熔丝电路160中的修复列地址REPAIR_C_ADD与从存储器件的外部输入的列地址C_ADD进行比较。当修复列地址REPAIR_C_ADD与列地址C_ADD —致时，列比较单元170控制列电路130接入冗余位线而不是由列地址C_ADD指定的位线。
[0008]现有的熔丝电路140和160主要使用激光熔丝。激光熔丝根据熔丝是否被切断来储存“高”或“低”电平数据。激光熔丝的编程在晶圆状态下是可能的，但是在晶圆安装于封装中之后可能是不可能的。此外，由于间距(Pitch)的限制，可能不能将激光熔丝设计为具有小的面积。
[0009]为了解决这些问题，如美国专利第6904751号、第6777757号、第6667902号、第7173851号和第7269047号中所披露，将诸如电熔丝阵列电路(e-fuse array circuit)、NAND快闪存储器、NOR快闪存储器、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、铁电RAM (FRAM)、或磁阻式RAM (MRAM)的非易失性存储器中的一种安装于存储器件中，并且将修复信息储存在所述非易失性存储器中并使用。
[0010]图2是说明使用非易失性存储器以便将修复信息储存在存储器件中的状态的图。
[0011]参见图2，存储器件包括:多个存储体BKO至BK3、提供给相应的存储体BKO至BK3以储存修复信息的寄存器210_0至210_3、以及非易失性存储器201。
[0012]非易失性存储器201代替熔丝电路140和160。非易失性存储器201储存对应于所有存储体BKO至BK3的修复信息，即修复地址。所述非易失性存储器可以包括电熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、EPROM、EEPROM、FRAM和MRAM中的一种。
[0013]提供给相应的存储体BKO至BK3的寄存器210_0至210_3储存与寄存器210_0至210_3相对应的存储体的修复信息。寄存器210_0储存存储体BKO的修复信息，寄存器210_2储存存储体BK2的修复信息。寄存器210_0至210_3中的每个包括锁存电路，并且仅在被供电时储存修复信息。从非易失性存储器201接收要储存在寄存器210_0至210_3中的修复信息。非易失性存储器201从启动信号BOOTEN的激活时间点起将储存的修复信息传送至寄存器210_0至210_3。
[0014]由于非易失性存储器201是以阵列的形式制备的，故需要预定的时间以便访问储存在非易失性存储器201中的数据。即，由于即刻的数据访问是不可能的，故可能难以直接使用储存在非易失性存储器201中的数据来执行修复操作。因此，储存在非易失性存储器201中的修复信息被传送至寄存器210_0至210_3，并且在存储体BKO至BK3的修复操作中使用储存在寄存器210_0至210_3中的数据。储存在非易失性存储器201中的修复信息被传送至寄存器210_0至210_3的过程被称作启动，其中只有在完成了启动操作时存储器件才有可能修复故障的单元并执行正常操作。
[0015]如上所述，在使用非易失性存储器201来储存修复信息的存储器件中，必需在正常操作(例如，读取操作和写入操作)之前执行启动操作。在现有方法中，响应于施加至存储器件的初始化信号(例如，复位信号)的激活来开始启动操作。然而，根据存储器件所应用的用途，可能不会使用初始化信号，或者可进行启动操作的时段可能存在于初始化信号的激活时间点之前。就此而言，可能需要提供一种控制启动操作在最早的时间开始的技术。
【发明内容】
[0016]本发明的示例性实施例针对在存储器件或除了存储器件以外的集成电路中找到可进行启动操作的最早时间，以及在所述最早时间完成启动操作。
[0017]根据本发明的一个实施例，一种存储器件包括:非易失性存储器，所述非易失性存储器通过使用多个电压来操作，并且被配置成响应于启动信号而输出储存的修复信息；多个寄存器，所述多个寄存器被配置成储存从所述非易失性存储器输出的所述修复信息；多个存储体，所述多个存储体被配置成使用在所述多个寄存器中的与所述多个存储体相对应的寄存器中储存的修复信息来利用冗余单元替换正常单元；以及启动控制电路，所述启动控制电路被配置成在所述多个电压稳定时激活所述启动信号。
[0018]根据本发明的另一个实施例，一种集成电路包括:非易失性存储器，所述非易失性存储器通过使用多个电压来操作，并且被配置成响应于启动信号而输出储存的数据；多个寄存器，所述多个寄存器被配置成储存从所述非易失性存储器输出的数据；多个内部电路，所述多个内部电路被配置成使用在所述多个寄存器中的与所述多个内部电路相对应的寄存器中储存的数据来操作；以及启动控制电路，所述启动控制电路被配置成在所述多个电压稳定时激活所述启动信号。
[0019]根据本发明，检查非易失性存储器中所使用的电压是否已经稳定，并且在这些电压稳定之后立即开始启动操作。因此，可以在执行稳定启动操作的最早时间点开始启动操作。【专利附图】
【附图说明】
[0020]图1是用于解释现有存储器件中的修复操作的图。
[0021]图2是说明用于储存修复信息的现有非易失性存储器的图。
[0022]图3是根据本发明的一个实施例的存储器件的配置图。
[0023]图4是根据一个实施例的在图3中示出的启动控制电路的图。
[0024]图5是根据一个实施例的在图4中示出的钳位单元的图。
[0025]图6是根据一个实施例的在图4中示出的电压检测单元的图。
[0026]图7是根据一个实施例的在图4中示出的电压检测单元的图。
[0027]图8是根据一个实施例的在图4中示出的电压检测单元的图。
[0028]图9是根据另一个实施例的在图3中示出的启动控制电路的图。
[0029]图10是根据本发明的一个实施例的集成电路的图。
【具体实施方式】
[0030]下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相似的附图标记在本发明的不同附图和实施例中表示相似的部分。
[0031]图3是根据本发明的一个实施例的存储器件的图。
[0032]参见图3，存储器件包括非易失性存储器301、多个寄存器310_0至310_3、多个存储体BKO至BK3、启动控制电路320、以及电压发生电路331至333。
[0033]从存储器件的外部输入的电压包括接地电压VSS和具有约1.2V至约2.0V的电平的电源电压VDD。然而，为了操作非易失性存储器301，需要各种电平的电压。举例而言，当非易失性存储器301是电熔丝阵列电路时，可能有必要确保最高电压与最低电压之间的约6V的电平差以便对电熔丝编程。当非易失性存储器301是快闪存储器时，有必要确保最高电压与最低电压之间的约15V至约20V的电平差以用于编程操作和读取操作。因此，除了从存储器件的外部输入的电压VDD和VSS之外，非易失性存储器301还使用在存储器件中的电压发生电路331至333中所产生的电压VPP、VBB和VDIV。
[0034]电压发生电路331至333使用从存储器件的外部输入的电源电压VDD和接地电压VSS来产生要在非易失性存储器301中使用的电压VPP、VBB和VDIV。电压发生电路331泵浦电源电压VDD且产生电平高于电源电压VDD的高电压VPP。电压发生电路332泵浦接地电压VSS且产生电平低于接地电压VSS的负电压VBB。此外，电压发生电路333使用电源电压VDD和接地电压VSS经由分压来产生电平介于电源电压VDD与接地电压VSS之间的分压电压VDIV。在本实施例中，除了从存储器件的外部输入的电压VDD和VSS之外，非易失性存储器301还使用内部产生的三个电压VPP、VBB和VDIV。然而，可以根据非易失性存储器301的类型和设计来改变非易失性存储器301所使用的电压的数目和类型。
[0035]非易失性存储器301储存对应于存储体BKO至BK3的修复信息，即修复地址。非易失性存储器301可以包括电熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、EPR0M、EEPROM,FRAM和MRAM中的一种。非易失性存储器301使用电压VDD、VSS、VPP、VBB和VDIV来操作。非易失性存储器301响应于启动信号BOOTEN的激活而开始将储存的修复信息传送至寄存器310_0至310_3。即，非易失性存储器301响应于启动信号BOOTEN的激活而开始启动操作。
[0036]多个寄存器310_0至310_3储存与所述寄存器310_0至310_3相对应的存储体BKO至BK3的修复信息。在启动操作中，修复信息从非易失性存储器301传送至寄存器310_0至310_3且储存在寄存器310_0至310_3中。寄存器310_0至310_3中的每个包括锁存电路且大体上仅在被供电时维持储存的信息。
[0037]存储体BKO至BK3中的每个被配置成使用储存在寄存器310_0至310_3中的修复信息来执行以冗余单元替代故障单元的修复操作。存储体BKO使用储存在寄存器310_0中的修复信息，存储体BK2使用储存在寄存器310_2中的修复信息。
[0038]启动控制电路320被配置成在非易失性存储器301中所使用的电压VDD、VPP、VBB和VDIV稳定时激活启动信号Β00ΤΕΝ。非易失性存储器301可以在存储器件接通之后尽可能早地迅速开始启动操作。这是因为只有在完成了启动操作时存储器件才可能执行正常操作。为了使存储器件正常操作，至少需要稳定非易失性存储器301中所使用的电压VDD、VPP, VBB和VDIV的电平。这是因为当电压VDD、VPP、VBB和VDIV不稳定时，非易失性存储器301不可能进行稳定的启动操作。启动控制电路320检测非易失性存储器301中所使用的电压VDD、VPP、VBB和VDIV的电平的稳定时间点，且控制非易失性存储器301的启动操作在稳定时间点之后开始，由此允许在实现稳定的启动操作的最早时间执行启动操作。此外，由于在不使用从存储器件的外部输入的控制信号的情况下在内部产生启动信号，故不需要单独的控制信号。
[0039]图4是根据一个实施例的在图3中示出的启动控制电路的图。
[0040]参见图4，将描述检测非易失性存储器301中所使用的电压VDD、VPP、VBB和VDIV的电平且产生启动信号BOOTEN的实施例。由于接地电压VSS是充当OV的参考的电压且无需被稳定，故启动控制电路320不检测接地电压VSS的电平。
[0041]参见图4,启动控制电路320包括钳位单元410、电压检测单元421至424、延迟单元431至434、以及信号发生单元440。
[0042]钳位单元410将已输入至启动控制电路320的电压VDD、VPP、VBB和VDIV传送至电压检测单元421至424。具体地，钳位单元410响应于电压VDD、VPP、VBB和VDIV中的一个电压的电平而将电压VDD、VPP、VBB和VDIV传送至电压检测单元421至424。此外，上述一个电压可以是电压VDD、VPP、VBB和VDIV中的最后实现稳定的电压。将参见图5更详细地描述钳位单元410的配置。钳位单元410允许电压检测单元421至424在电压VDD、VPP、VBB和VDIV中的最后稳定的电压具有预定电平或更高电平之后开始操作。
[0043]电压检测单元421至424产生多个检测信号DET_VDD、DET_VPP、DET_VBB和DET_VDIV,所述多个检测信号DET_VDD、DET_VPP、DET_VBB和DET_VDIV在从钳位单元410接收的电压的电平达到目标电压时被激活。目标电压可以设定为略低于稳定状态下的电压VDD、VPP、VBB和VDIV的电平。举例而言，在稳定状态下的高电压VPP的电压电平为4V的情况下，当高电压VPP的电平达到3.5V时，电压检测单元422可以激活检测信号DET_VPP。此外，在稳定状态下的负电压VBB的电压电平为-2V的情况下，当负电压VBB的电平达到-1.8V时，电压检测单元423可以激活检测信号DET_VBB。将参见图6至图8更详细地描述电压检测单元421至424的配置。
[0044]延迟单元431 至 434 延迟检测信号 DET_VDD、DET_VPP、DET_VBB 和 DET_VDIV，并且将延迟检测信号DET_VDD_D、DET_VPP_D、DET_VBB_D和DET_VDIV_D传送至信号发生单元440。提供延迟单元431至434以便在检测信号DET_VDD、DET_VPP、DET_VBB和DET_VDIV稳定之后提供预定的稳定时间。
[0045]信号发生单元440被配置成在延迟单元431至434所延迟的检测信号DET_VDD_D、DET_VPP_D、DET_VBB_D和DET_VDIV_D都被激活时激活启动信号Β00ΤΕΝ。由于延迟检测信号 DET_VDD_D、DET_VPP_D、DET_VBB_D 和 DET_VDIV_D 的激活表示电压 VDD、VPP、VBB 和VDIV的电平都已稳定，故从此时间点起，非易失性存储器301的稳定启动操作是可能的。如图4中所描述，信号发生单元440可以包括与门，所述与门被配置成接收延迟检测信号DET_VDD_D、DET_VPP_D、DET_VBB_D 且输出启动信号 Β00ΤΕΝ。
[0046]提供钳位单元410和延迟单元431至434以便确保检查电压VDD、VPP、VBB和VDIV的稳定的过程中的时间余量。因此，可以从启动控制电路320省略钳位单元410和延迟单元431至434。S卩，可以在不经过钳位单元410的情况下将电压VDD、VPP、VBB和VDIV直接输入至电压检测单元421至424，以及可以在不经过延迟单元431至434的情况下将检测信号DET_VDD、DET_VPP、DET_VBB和DET_VDIV直接输入至信号发生单元440。
[0047]图5是根据一个实施例的在图4中示出的钳位单元的图。
[0048]如图5中所示,钳位单元410可以包括NMOS晶体管NI至N4,所述NMOS晶体管NI至N4被配置成响应于高电压VPP而将电压VDD、VPP、VBB和VDIV传送至电压检测单元421至424。由于高电压VPP很可能比其它电压更晚地被稳定，故NMOS晶体管NI至N4被配置成响应于高电压VPP来传送电压VDD、VPP、VBB和VDIV。结果，NMOS晶体管NI至N4在高电压VPP达到预定电平或更高电平之后导通，并且将电压VDD、VPP、VBB和VDIV传送至电压检测单元421至424。
[0049]不同于图5,钳位单元410可以包括PMOS晶体管,所述PMOS晶体管被配置成响应于负电压VBB而将电压传送至电压检测单元421至424。这是因为，与高电压VPP相似，负电压VBB很可能比其它电压更晚地被稳定。
[0050]图6是根据一个实施例的在图4中示出的电压检测单元的图。
[0051]参见图6，电压检测单元421包括NMOS晶体管603和605、PMOS晶体管604、电阻器601和602、以及反相器606和607。电压检测单元421是使用电源电压VDD来检测电源电压VDD的电平的电路，这样的电路已被熟知为上电电路(power-up circuit)。
[0052]下文将描述电压检测单元421的操作。当电源电压VDD的电平为低时，NMOS晶体管603关断且节点A的电压电平增加，使得NMOS晶体管605导通。结果，节点B的电压电平减小，使得检测信号DET_VDD被去激活至“低”电平。然而，当电源电压VDD的电平增加到大于预定电平时，NMOS晶体管603导通且节点A的电压电平减小，使得NMOS晶体管605关断。结果，节点B的电压电平增加，使得检测信号DET_VDD被激活至“高”电平。
[0053]图7是根据一个实施例的在图4中示出的电压检测单元的图。
[0054]参见图7，电压检测单元422包括:电阻器701、702、705和711，NMOS晶体管703、704,709和710，PMOS晶体管706,707和708，以及反相器712和713。
[0055]当高电压VPP的电平为低时，NMOS晶体管703和704关断且节点C的电压电平增力口，使得NMOS晶体管709和710导通。结果，节点D的电压电平减小，使得检测信号DET_VPP被去激活至“低”电平。然而，当高电压VPP的电平足够高时，NMOS晶体管703和704接通且节点C的电压电平减小，使得NMOS晶体管709和710关断。结果，节点D的电压电平增加，使得检测信号DET_VPP被激活至“高”电平。
[0056]电压检测单元424可以具有与图6或图7中所示的电压检测单元大体相同的配置。此外，如果将晶体管和电阻器的参数设计为根据电压检测单元424所检测的分压电压VDIV的电平来改变，可以是足够的。
[0057]图8是根据一个实施例的在图4中示出的电压检测单元的图。
[0058]参见图8，电压检测单元423包括PMOS晶体管801和802以及反相器803。
[0059]当负电压VBB的绝对值小时(即，当负电压的电平高时)，PMOS晶体管802的电阻值增加且节点E的电压电平增加，使得以低电平输出检测信号DET_VBB。当负电压VBB的绝对值大时(即，当负电压的电平低时)，PMOS晶体管802的电阻值减小且节点E的电压电平减小，使得以“高”电平输出检测信号DET_VBB。
[0060]图6至图8说明电压检测单元421至424。然而，除了图6至图8中所示的电路之夕卜，可以使用用于检测电压电平的各种类型的电路作为电压检测单元421至424。
[0061]图9是根据另一个实施例的在图3中示出的启动控制电路的图。
[0062]参见图9，将描述检测非易失性存储器中所使用的电压VDD、VPP、VBB和VDIV中的仅一个电压VPP的电平且产生启动信号BOOTEN的实施例。当电压VDD、VPP、VBB和VDIV中的很可能最后被稳定的电压VPP已经稳定时，由于可以假设其它电压VDD、VBB和VDIV已经稳定，故图9的实施例是可能的。
[0063]参见图9,启动控制电路320包括钳位单元410、电压检测单元422和延迟单元432。钳位单元410可以设计成仅包括图5的NMOS晶体管N2，电压检测单元422可以设计成具有与图7大体相同的配置。在图9的实施例中，由于仅产生一个检测信号DET_VPP且检测信号DET_VPP充当启动信号Β00ΤΕΝ，故启动控制电路320不包括如图4中所示的信号发生单元440。
[0064]与图4的实施例相似，在图9的实施例中，可以省略钳位单元410和延迟单元432。
[0065]在图9的实施例中，检测电压VDD、VPP、VBB和VDIV中的高电压VPP的电平且产生启动信号Β00ΤΕΝ。然而，可以使用另一个实施例，其中可以检测电压VDD、VPP、VBB和VDIV中的负电压VBB的电平且可以产生启动信号Β00ΤΕΝ。这是因为负电压VBB也对应于电压VDD, VPP、VBB和VDIV中的稳定得晚的电压。此外，在结合图4所示的实施例中，检测四个电压VDD、VPP、VBB和VDIV的电平且产生启动信号Β00ΤΕΝ，在图9的实施例中，检测一个电压VPP的电平且产生启动信号Β00ΤΕΝ。然而，可以检测两个或三个电压的电平且可以产生启动信号Β00ΤΕΝ。
[0066]图10是根据本发明的一个实施例的集成电路的图。
[0067]如图10中所示，本发明不但可以应用于存储器件而且还可以应用于所有类型的集成电路。参见图10，集成电路包括非易失性存储器301、多个寄存器310_0至310_3、多个内部电路1010_0至1010_3、启动控制电路320、以及电压发生电路331至333。
[0068]非易失性存储器301被配置成使用多个电压VDD、VSS、VPP、VBB和VDIV来操作，并且响应于启动信号BOOTEN而输出储存的数据。非易失性存储器301被配置成储存多个内部电路1010_0至1010_3的操作所需的信息(例如，各种类型的设定或调节信息)，并且在启动操作中将储存的信息传送至寄存器310_0至310_3。
[0069]内部电路1010_0至1010_3是集成电路的电路之中的被配置成使用从非易失性存储器301传送至寄存器310_0至310_3的信息来操作的电路。当内部电路1010_0为电压发生电路时，内部电路1010_0可以使用储存在寄存器310_0中的信息来调整内部电路1010_0所产生的电压的电平。此外，当内部电路1010_1为延迟电路时，内部电路1010_1可以使用储存在寄存器310_1中的信息来调整内部电路1010_1的延迟值。此外，当内部电路1010_2是用于设定集成电路的操作模式的电路时，内部电路1010_2可以使用储存在寄存器310_2中的所有类型的信息来设定集成电路的操作模式。如上所述，内部电路1010_0至1010_3可以是集成电路中的使用储存在非易失性存储器301中的信息来操作的所有电路。
[0070]在本实施例中，由于本发明除了应用于存储器件以外还应用于一般的集成电路，并且与启动时间点的判断有关的内容与结合图3至图9所述的内容大体相同，故在本文中省略了对其的详细描述。
[0071]尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
[0072]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0073]技术方案1.一种存储器件，包括:
[0074]非易失性存储器，所述非易失性存储器通过使用多个电压来操作，并且被配置成响应于启动信号而输出储存的修复信息；
[0075]多个寄存器，所述多个寄存器被配置成储存从所述非易失性存储器输出的所述修
复信息；
[0076]多个存储体，所述多个存储体被配置成使用在所述多个寄存器中的与所述多个存储体相对应的寄存器中储存的修复信息来利用冗余单元替换正常单元；以及
[0077]启动控制电路，所述启动控制电路被配置成在所述多个电压稳定时激活所述启动信号。
[0078]技术方案2.如技术方案I所述的存储器件，其中，所述启动控制电路包括:
[0079]多个电压检测单元，所述多个电压检测单元被配置成检测所述多个电压的电压电平以及产生多个检测信号，所述多个检测信号在所述多个电压的电压电平达到相应的目标电压时被激活；以及
[0080]信号发生单元，所述信号发生单元被配置成在所述多个检测信号都被激活时激活所述启动信号。
[0081]技术方案3.如技术方案I所述的存储器件，其中，所述启动控制电路包括:
[0082]多个电压检测单元，所述多个电压检测单元被配置成检测所述多个电压的电压电平以及产生多个检测信号，所述多个检测信号在所述多个电压的电压电平达到相应的目标电压时被激活；
[0083]多个延迟单元，所述多个延迟单元被配置成延迟所述多个检测信号并且产生多个延迟检测信号；以及
[0084]信号发生单元，所述信号发生单元被配置成在所述多个延迟检测信号都被激活时激活所述启动信号。[0085]技术方案4.如技术方案I所述的存储器件，其中，所述启动控制电路包括:
[0086]钳位单元，所述钳位单元被配置成响应于所述多个电压中的一个电压的电平而传送所述多个电压；
[0087]多个电压检测单元，所述多个电压检测单元被配置成产生多个检测信号，所述多个检测信号在从所述钳位单元接收的所述多个电压的电压电平达到相应的目标电压时被激活;
[0088]多个延迟单元，所述多个延迟单元被配置成延迟所述多个检测信号；以及
[0089]信号发生单元，所述信号发生单元被配置成在所述多个延迟单元所延迟的所述多个检测信号都被激活时激活所述启动信号。
[0090]技术方案5.如技术方案4所述的存储器件，其中，所述一个电压是所述多个电压中的最后稳定的电压。
[0091]技术方案6.如技术方案I所述的存储器件，其中，所述启动控制电路包括:
[0092]电压检测单元，所述电压检测单元被配置成检测所述多个电压中的一个电压的电平，以及产生在所述一个电压达到目标电压时被激活的所述启动信号。
[0093]技术方案7.如技术方案I所述的存储器件，其中，所述启动控制电路包括:
[0094]电压检测单元，所述电压检测单元被配置成检测所述多个电压中的一个电压的电平，以及产生在所述一个电压达到目标电压时被激活的检测信号；以及
[0095]延迟单元，所述延迟单元被配置成延迟所述检测信号以及产生所述启动信号。
[0096]技术方案8.如技术方案I所述的存储器件，其中，所述启动控制电路包括:
[0097]钳位单元，所述钳位单元被配置成响应于所述多个电压中的一个电压而传送所述一个电压；
[0098]电压检测单元，所述电压检测单元被配置成产生检测信号，所述检测信号在经由所述钳位单元接收的电压的电压电平达到目标电压时被激活；以及
[0099]延迟单元，所述延迟单元被配置成延迟所述检测信号并且产生所述启动信号。
[0100]技术方案9.如技术方案6所述的存储器件，其中，所述一个电压是所述多个电压中的最后稳定的电压。
[0101]技术方案10.如技术方案7所述的存储器件，其中，所述一个电压是所述多个电压中的最后稳定的电压。
[0102]技术方案11.如技术方案8所述的存储器件，其中，所述一个电压是所述多个电压中的最后稳定的电压。
[0103]技术方案12.如技术方案I所述的存储器件，其中，所述多个电压包括:从所述存储器件的外部施加的电源电压、通过将所述电源电压分压而产生的分压电压、通过泵浦所述电源电压而产生的高电压、以及通过泵浦接地电压而产生的负电压。
[0104]技术方案13.如技术方案I所述的存储器件，其中，所述非易失性存储器包括电熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、EPROM、EEPROM、FRAM和MRAM中的一种。
[0105]技术方案14.一种集成电路，包括:
[0106]非易失性存储器，所述非易失性存储器通过使用多个电压来操作，并且被配置成响应于启动信号而输出储存的数据；
[0107]多个寄存器，所述多个寄存器被配置成储存从所述非易失性存储器输出的数据；[0108]多个内部电路，所述多个内部电路被配置成使用在所述多个寄存器中的与所述多个内部电路相对应的寄存器中储存的数据来操作；以及
[0109]启动控制电路，所述启动控制电路被配置成在所述多个电压稳定时激活所述启动信号。
[0110]技术方案15.如技术方案14所述的集成电路，其中，所述启动控制电路包括:
[0111]多个电压检测单元，所述多个电压检测单元被配置成检测所述多个电压的电压电平以及产生多个检测信号，所述多个检测信号在所述多个电压的电压电平达到相应的目标电压时被激活；以及
[0112]信号发生单元，所述信号发生单元被配置成在所述多个检测信号都被激活时激活所述启动信号。
[0113]技术方案16.如技术方案14所述的集成电路，其中，所述启动控制电路包括:
[0114]多个电压检测单元，所述多个电压检测单元被配置成检测所述多个电压的电压电平以及产生多个检测信号，所述多个检测信号在所述多个电压的电压电平达到相应的目标电压时被激活；
[0115]多个延迟单元，所述多个延迟单元被配置成延迟所述多个检测信号并且产生多个延迟检测信号；以及
[0116]信号发生单元，所述信号发生单元被配置成在所述多个延迟检测信号都被激活时激活所述启动信号。
[0117]技术方案17.如技术方案14所述的集成电路，其中，所述启动控制电路包括:
[0118]钳位单元，所述钳位单元被配置成响应于所述多个电压中的一个电压的电平而传送所述多个电压；
[0119]多个电压检测单元，所述多个电压检测单元被配置成检测所述多个电压的电压电平以及产生多个检测信号，所述多个检测信号在所述多个电压的电压电平达到相应的目标电压时被激活；
[0120]多个延迟单元，所述多个延迟单元被配置成延迟所述多个检测信号并且产生多个延迟检测信号；以及
[0121]信号发生单元，所述信号发生单元被配置成在所述多个延迟检测信号都被激活时激活所述启动信号。
[0122]技术方案18.如技术方案14所述的集成电路，其中，所述启动控制电路包括:
[0123]电压检测单元，所述电压检测单元被配置成检测所述多个电压中的一个电压的电平，以及产生在所述一个电压达到目标电压时被激活的所述启动信号。
[0124]技术方案19.如技术方案14所述的集成电路，其中，所述启动控制电路包括:
[0125]电压检测单元，所述电压检测单元被配置成检测所述多个电压中的一个电压的电平，以及产生在所述一个电压达到目标电压时被激活的检测信号；以及
[0126]延迟单元，所述延迟单元被配置成延迟所述检测信号并且产生所述启动信号。
[0127]技术方案20.如技术方案14所述的集成电路，其中，所述启动控制电路包括:
[0128]钳位单元，所述钳位单元被配置成响应于所述多个电压中的一个电压而传送所述一个电压；
[0129]电压检测单元，所述电压检测单元被配置成产生检测信号，所述检测信号在经由所述钳位单元接收的电压的电压电平达到目标电压时被激活；以及
[0130]延迟单元，所述延迟单元被配置成延迟所述检测信号并且产生所述启动信号。
【权利要求】
1.一种存储器件，包括: 非易失性存储器，所述非易失性存储器通过使用多个电压来操作，并且被配置成响应于启动信号而输出储存的修复信息； 多个寄存器，所述多个寄存器被配置成储存从所述非易失性存储器输出的所述修复信息； 多个存储体，所述多个存储体被配置成使用在所述多个寄存器中的与所述多个存储体相对应的寄存器中储存的修复信息来利用冗余单元替换正常单元；以及 启动控制电路，所述启动控制电路被配置成在所述多个电压稳定时激活所述启动信号。
2.如权利要求1所述的存储器件，其中，所述启动控制电路包括: 多个电压检测单元，所述多个电压检测单元被配置成检测所述多个电压的电压电平以及产生多个检测信号，所述多个检测信号在所述多个电压的电压电平达到相应的目标电压时被激活；以及 信号发生单元， 所述信号发生单元被配置成在所述多个检测信号都被激活时激活所述启动信号。
3.如权利要求1所述的存储器件，其中，所述启动控制电路包括: 多个电压检测单元，所述多个电压检测单元被配置成检测所述多个电压的电压电平以及产生多个检测信号，所述多个检测信号在所述多个电压的电压电平达到相应的目标电压时被激活； 多个延迟单元，所述多个延迟单元被配置成延迟所述多个检测信号并且产生多个延迟检测信号；以及 信号发生单元，所述信号发生单元被配置成在所述多个延迟检测信号都被激活时激活所述启动信号。
4.如权利要求1所述的存储器件，其中，所述启动控制电路包括: 钳位单元，所述钳位单元被配置成响应于所述多个电压中的一个电压的电平而传送所述多个电压； 多个电压检测单元，所述多个电压检测单元被配置成产生多个检测信号，所述多个检测信号在从所述钳位单元接收的所述多个电压的电压电平达到相应的目标电压时被激活； 多个延迟单元，所述多个延迟单元被配置成延迟所述多个检测信号；以及信号发生单元，所述信号发生单元被配置成在所述多个延迟单元所延迟的所述多个检测信号都被激活时激活所述启动信号。
5.如权利要求4所述的存储器件，其中，所述一个电压是所述多个电压中的最后稳定的电压。
6.如权利要求1所述的存储器件，其中，所述启动控制电路包括: 电压检测单元，所述电压检测单元被配置成检测所述多个电压中的一个电压的电平，以及产生在所述一个电压达到目标电压时被激活的所述启动信号。
7.如权利要求1所述的存储器件，其中，所述启动控制电路包括: 电压检测单元，所述电压检测单元被配置成检测所述多个电压中的一个电压的电平，以及产生在所述一个电压达到目标电压时被激活的检测信号；以及 延迟单元，所述延迟单元被配置成延迟所述检测信号以及产生所述启动信号。
8.如权利要求1所述的存储器件，其中，所述启动控制电路包括: 钳位单元，所述钳位单元被配置成响应于所述多个电压中的一个电压而传送所述一个电压； 电压检测单元，所述电压检测单元被配置成产生检测信号，所述检测信号在经由所述钳位单元接收的电压的电压电平达到目标电压时被激活；以及 延迟单元，所述延迟单元被配置成延迟所述检测信号并且产生所述启动信号。
9.如权利要求6所述的存储器件，其中，所述一个电压是所述多个电压中的最后稳定的电压。
10.如权利要求7所述的存储器件，其中，所述一个电压是所述多个电压中的最后稳定的电压。`
【文档编号】G11C16/06GK103680619SQ201310279222
【公开日】2014年3月26日 申请日期:2013年7月4日 优先权日:2012年8月31日
【发明者】金渊郁, 林嬉准, 黄正太 申请人:爱思开海力士有限公司