动态随机存取存储器装置制造方法
【专利摘要】本发明提供一种动态随机存取存储器装置，其包括第一芯片以及第二芯片。第一芯片包括多个单元以及多个硅通孔。所述多个单元以阵列方式排列。所述多个硅通孔的第一端分别耦接该些单元。第一芯片与第二芯片相互重叠，且第二芯片包括多个储存电容。所述多个硅通孔的第二端分别耦接所述多个储存电容。
【专利说明】动态随机存取存储器装置
【技术领域】
[0001]本发明涉及一种动态随机存取存储器装置，尤其涉及一种通过多层芯片所构成的
闪存装置。
【背景技术】
[0002]随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。对于储存大量数据的应用而言，动态随机存取存储器(dynamic random access memory,简称DRAM)(例如同步动态随机存取存储器(synchronous dynamic random access memory,简称SDRAM))是最常被利用的解决方案。
[0003]在动态随机存取存储器的单元中，当半导体制程的最小尺寸降低时，如何避免单元的储存电容中的电荷在一段期间内快速地损失是一个主要的问题。应注意的是，当半导体制程的最小尺寸降低时，动态随机存取存储器的芯片尺寸也会随之降低。亦即，单元的储存电容的面积必须跟着缩减，而使得储存电容的电荷量对应的减少。因此，单元的可靠度会被降低。另一方面，用于面积被缩减的储存电容的高温制程也会造成储存电容的电荷损失增加，而据以同样地使得单元的可靠度降低。
【发明内容】
[0004]本发明提供一种动态随机存取存储器装置，且特别是具有三维集成电路结构的动态随机存取存储器。
[0005]本发明提出一种动态随机存取存储器装置，其包括第一芯片以及第二芯片。第一芯片包括多个单元以及多个娃通孔(through-silicon vias,简称TSVs)。所述多个单元以阵列方式排列。所述多个硅通孔的第一端分别耦接该些单元。第一芯片与第二芯片相互重叠，且第二芯片包括多个储存电容。所述多个硅通孔的第二端分别耦接所述多个储存电容。
[0006]在本发明一实施例中，各个单元包括晶体管。晶体管具有第一端、第二端以及控制端，其第一端耦接多条比特线其中之一，其第二端耦接对应的硅通孔的第二端，且其控制端耦接多条字符线其中之一。
[0007]在本发明一实施例中，动态随机存取存储器装置还包括输入输出控制器。输入输出控制器耦接所述多个单元。
[0008]本发明提出另一种动态随机存取存储器装置，其包括第一芯片以及第二芯片。第一芯片包括多个单元。第一芯片与第二芯片相互重叠，并且第二芯片包括多个硅通孔以及多个储存电容。所述多个单元以阵列方式排列。所述多个硅通孔的第一端分别耦接所述多个单元，以及所述多个硅通孔的第二端分别耦接所述多个储存电容。
[0009]本发明还提出另一种动态随机存取存储器装置，其包括第一芯片、第二芯片以及第三芯片。第一芯片包括多个单元，且所述多个单元以阵列方式排列。第一芯片与第二芯片相互重叠。第二芯片包括多个硅通孔。所述多个硅通孔的第一端分别耦接所述多个单元。第二芯片与第三芯片相互重叠，且第三芯片包括多个储存电容。所述多个硅通孔的第二端分别耦接所述多个储存电容。
[0010]基于上述，本发明提出一种通过多个芯片所构成的动态随机存取存储器装置。储存电容独立地配置于所述多个芯片其中之一，并且单元配置于所述多个芯片其中之另一。此外，单元与储存电容通过硅通孔相互连接。因此，储存电容的面积不会受到限制，使得动态随机存取存储器装置的效率得以提升。
[0011]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】
【附图说明】
[0012]图1为本发明一实施例的动态随机存取存储器装置100的示意图；
[0013]图2为本发明一实施例的动态随机存取存储器装置100的电路示意图；
[0014]图3为本发明一实施例的动态随机存取存储器装置300的示意图；
[0015]图4为本发明一实施例的动态随机存取存储器装置400的示意图。
[0016]附图标记说明:
[0017]100,300,400:动态随机存取存储器装置；
[0018]110、310、410:第一芯片；
[0019]111 ?114、311 ?314、411 ?414:单元阵列；
[0020]119、319、419:输入输出控制器；
[0021]120,320,430:第二芯片；
[0022]121 ?124,321 ?324,421 ?424:储存电容区域；
[0023]420:第三芯片；
[0024]BL1、BL2:比特线；
[0025]Cll ?C41、C1 ?C2:储存电容;
[0026]MC1、MC2:单元；
[0027]PADl ?PAD3:焊垫；
[0028]PCUPC2:寄生电容；
[0029]Tl?T3:硅通孔；
[0030]WLa、WLb:字符线。
【具体实施方式】
[0031]为了使本发明的内容更容易明了，以下特举实施例作为本发明确实能够据以实施的范例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。
[0032]请参照图1，图1为本发明一实施例的动态随机存取存储器装置100的示意图。动态随机存取存储器装置100包括第一芯片110以及第二芯片120。第一芯片110包括单元阵列111?114、输入输出控制器119以及硅通孔Tl?T3。各个单元阵列111?114包括多个单元。输入输出控制器119耦接单元阵列111?114以存取单元阵列111?114中的单元。单元阵列111?114中的单元稱接至娃通孔Tl?T3的第一端。
[0033]第二芯片120包括多个储存电容区域121?124。各个储存电容区域121?124包括多个储存电容。在本实施例中，第一芯片110的主动面背向第二芯片120，并且第二芯片120的主动面朝向第一芯片110的背面。储存电容区域121?124中的储存电容Cll?C41耦接多个焊垫PADl?PAD3，并且储存电容区域121?124中的储存电容Cll?C41分别通过焊垫PADl?PAD3耦接第一芯片110中的硅通孔Tl?T3的第二端。
[0034]储存电容与单元可通过将第一芯片110与第二芯片相互重叠为三维芯片而相互连接。由于储存电容Cll?C41独立地配置于第二芯片120中，故储存电容Cll?C41的尺寸并不会受到限制，而使储存电容Cll?C41可用以储存充足的电荷。
[0035]请参照图2，图2为本发明一实施例的动态随机存取存储器装置100的电路示意图。在图2中，第一芯片110包括单元MCl与单元MC2、输入输出控制电路119以及硅通孔Tl与T2。单元MCl包括第一端、第二端以及控制端。晶体管Ml的第一端耦接比特线BL1，晶体管Ml的第二端耦接硅通孔Tl的第一端，并且晶体管Ml的控制端耦接字符线WLa。其中，比特线BLl为第一芯片110中多条比特线其中之一，并且字符线WLa为第一芯片110中多条字符线其中之一。晶体管M2的第一端耦接比特线BL2，晶体管M2的第二端耦接硅通孔T2的第一端，并且晶体管M2的控制端耦接字符线WLb。其中，比特线BL2为第一芯片110中多条比特线其中之一,并且字符线WLb为第一芯片110中多条字符线其中之一。
[0036]应注意的是，硅通孔Tl与T2也可分别提供寄生电容PCl与寄生电容PC2至单元MCl与单元MC2。
[0037]输入输出控制电路119可为一感测放大器。所述感测放大器用以从两条比特线接收数据，藉以依据所述两条比特线的电压差来感测存取数据。
[0038]第二芯片120包括多个储存电容Cl?C2。储存电容Cl的一端耦接硅通孔Tl的第二端，并且储存电容C2的一端耦接硅通孔T2的第二端。储存电容Cl与C2的另一端则耦接至参考接地电压。
[0039]请参照图3，图3为本发明一实施例的动态随机存取存储器装置300的示意图。动态随机存取存储器装置300包括第一芯片310以及第二芯片320。第一芯片310包括单元阵列311?314以及输入输出控制器319。各个单元阵列311?314包括多个单元。输入输出控制器319耦接单元阵列311?314以存取单元阵列311?314中的单元。第二芯片320包括多个储存电容区域321?324以及多个硅通孔Tl?T3。各个储存电容区域321?324包括多个储存电容。储存电容的第一端分别耦接硅通孔Tl?T3的第一端。通过将第一芯片310与第二芯片320相互重叠为三维芯片，单元分别耦接至硅通孔Tl?T3的第二端。换言之，单元通过硅通孔Tl?T3分别耦接至储存电容。
[0040]应注意的是，在本实施例中，第一芯片310的主动面朝向第二芯片320的背面。亦即，第二芯片320的主动面背向第一芯片310。
[0041]请参照图4，图4为本发明一实施例的动态随机存取存储器装置400的示意图。动态随机存取存储器装置400包括第一芯片410、第二芯片430以及第三芯片420。第一芯片410包括单元阵列411?414以及输入输出控制器419。各个单元阵列411?414包括多个单元。第二芯片430包括多个硅通孔Tl?T3。通过将第一芯片410与第二芯片430相互重叠，硅通孔Tl?T3的第一端分别耦接至第一芯片410中的单元。
[0042]另一方面，第三芯片420包括多个储存电容区域421?424。各个储存电容区域421?424包括多个储存电容。通过将第一、第二以及第三芯片410?430相互重叠，储存电容分别耦接至硅通孔Tl?T3的第二端，而使储存电容通过硅通孔Tl?T3分别耦接第一芯片410中的单元。
[0043]应注意的是，第一芯片410的主动面朝向第二芯片430的其中一面，并且第三芯片420的主动面朝向第二芯片430的其中另一面。
[0044]综上所述，在本发明中，储存电容被配置于单一芯片中，并且在用以配置储存电容的芯片中并未配置有单元。因此，储存电容的尺寸不会受到限制，并且设计者可具有足够的面积来设计储存电容的电路布局。故可有效地维持动态随机存取存储器装置的效率。
[0045]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种动态随机存取存储器装置，其特征在于，包括: 一第一芯片，包括: 多个单元，该些单元以阵列方式排列；以及 多个硅通孔，该些硅通孔的第一端分别耦接该些单元；以及 一第二芯片，该第一芯片与该第二芯片相互重叠，该第二芯片包括: 多个储存电容，该些硅通孔的第二端分别耦接该些储存电容。
2.根据权利要求1所述的动态随机存取存储器装置，其特征在于，各该些单元包括: 一晶体管，具有第一端、第二端以及控制端，其第一端耦接多条比特线其中之一，其第二端耦接对应的硅通孔的第二端，且其控制端耦接多条字符线其中之一。
3.根据权利要求1所述的动态随机存取存储器装置，其特征在于，还包括: 一输入输出控制器，耦接该些单元。
4.一种动态随机存取存储器装置，其特征在于，包括: 一第一芯片，包括: 多个单元，该些单元以阵列方式排列；以及 一第二芯片，该第一芯片与该第二芯片相互重叠，该第二芯片包括: 多个硅通孔，该些硅通孔的第一端分别耦接该些单元；以及 多个储存电容，该些硅通孔的第二端分别耦接该些储存电容。
5.根据权利要求4所述的动态随机存取存储器装置，其特征在于，各该些单元包括: 一晶体管，具有第一端、第二端以及控制端，其第一端耦接多条比特线其中之一，其第二端耦接对应的硅通孔的第二端，且其控制端耦接多条字符线其中之一。
6.根据权利要求4所述的动态随机存取存储器装置，其特征在于，还包括: 一输入输出控制器，耦接该些单元。
7.根据权利要求4所述的动态随机存取存储器装置，其特征在于，该第二芯片的一非主动面朝向该第一芯片。
8.一种动态随机存取存储器装置，其特征在于，包括: 一第一芯片，包括: 多个单元，该些单元以阵列方式排列； 一第二芯片，该第一芯片与该第二芯片相互重叠，该第二芯片包括: 多个硅通孔，该些硅通孔的第一端分别耦接该些单元；以及 一第三芯片，该第二芯片与该第三芯片相互重叠，该第三芯片包括: 多个储存电容，该些硅通孔的第二端分别耦接该些储存电容。
9.根据权利要求8所述的动态随机存取存储器装置，其特征在于，各该些单元包括: 一晶体管，具有第一端、第二端以及控制端，其第一端耦接多条比特线其中之一，其第二端耦接对应的硅通孔的第二端，且其控制端耦接多条字符线其中之一。
10.根据权利要求8所述的动态随机存取存储器装置，其特征在于，还包括: 一输入输出控制器，耦接该些单元。
11.根据权利要求8所述的动态随机存取存储器装置，其特征在于，该第一芯片的一主动面朝向该第二芯片。
【文档编号】G11C11/4063GK103839579SQ201310356317
【公开日】2014年6月4日 申请日期:2013年8月15日 优先权日:2012年11月26日
【发明者】李文明, 张全仁 申请人:南亚科技股份有限公司