一种串行接口nand闪存单元的制作方法
【专利摘要】本发明公开了一种串行接口NAND闪存单元，包含输入输出控制模块，数据缓存模块，NAND控制逻辑模块和NAND存储阵列模块，还包括：管理模块，用于在所述输入输出控制模块的控制下接收所述数据缓冲模块的数据和指令，并且对所述数据和所述指令进行管理，然后经由所述NAND控制逻辑模块发送给所述NAND存储阵列模块。本发明通过将管理模块集成在串行接口NAND闪存单元，既节省了协议开销，也降低封装成本。
【专利说明】-种串行接口 NAND闪存单元
【技术领域】
[0001] 本发明涉及闪存【技术领域】，尤其涉及一种串行接口 NAND闪存单元。
【背景技术】
[0002] NAND闪存主要用来存储资料，我们常用的闪存产品，如闪存盘、数码存储卡都是使 用NAND型闪存。NAND闪存是一种比硬盘驱动器更好的存储方案，这在不超过4GB的低容 量应用中表现得犹为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，NAND 闪存成为极具吸引力的产品。
[0003] 图1是现有技术的串行接口 NAND闪存单元的结构示意图。如图1所示，串行接口 NAND闪存单元11包含：输入输出（IO)控制模块111，数据缓存模块112, NAND控制逻辑模 块114和NAND存储阵列模块115。
[0004] 其中，主控装置12发送数据和指令，由输入输出（IO)控制模块111控制数据缓存 模块112来缓存数据和指令，然后经过NAND控制逻辑模块114之后，将指令和数据解析成 NAND存储阵列模块114存储所需要的控制信息，发送给NAND存储阵列模块115,从而完成 存储操作。
[0005] 如果要对数据和指令进行管理，NAND闪存需要单独的管理模块，单独的管理模块 和NAND闪存之间具有比较复杂的协议开销，而且封装成本较高。
【发明内容】
[0006] 有鉴于此，本发明提出一种串行接口 NAND闪存单元，能够使得串行接口 NAND闪存 单元既节省了协议开销，也降低封装成本。
[0007] 本发明公开了一种串行接口 NAND闪存单元，包含输入输出控制模块，数据缓存模 块，NAND控制逻辑模块和NAND存储阵列模块，还包括：
[0008] 管理模块，用于在所述输入输出控制模块的控制下接收所述数据缓冲模块的数据 和指令，并且对所述数据和所述指令进行管理，然后经由所述NAND控制逻辑模块发送给所 述NAND存储阵列模块。
[0009] 优选地，所述管理模块为闪存传输层管理模块。
[0010] 优选地，所述闪存传输层管理模块包括：
[0011] 磨损均衡单元，用于均衡不同存储块之间的磨损；
[0012] 垃圾回收单元，用于回收废弃数据；
[0013] 坏块管理单元，用于剔除使用过程中产生的坏块；
[0014] 差错控制单元，用于数据纠错。
[0015] 优选地，所述串行接口 NAND闪存单元具有8个管脚。
[0016] 优选地，所述串行接口 NAND闪存单元具有1、2或4个数据通道。
[0017] 优选地，所述串行接口 NAND闪存单元采用触点阵列或薄形小尺寸封装的方式进 行封装。
[0018] 本发明通过将管理模块集成在串行接口 NAND闪存单元，既节省了协议开销，也降 低封装成本。
【专利附图】
【附图说明】
[0019] 图1是现有技术的串行接口 NAND闪存单元的结构示意图；
[0020] 图2是本发明实施例的串行接口 NAND闪存单元的结构示意图。
【具体实施方式】
[0021] 下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。可以理解的 是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明 的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0022] 图2是本发明实施例的串行接口 NAND闪存单元的结构示意图。如图2所示，本发 明实施例提供了一种串行接口 NAND闪存单元21，包含输入输出（IO)控制模块211，数据缓 存模块212, NAND控制逻辑模块214和NAND存储阵列模块215,还包括管理模块213,管理 模块213用于在所述输入输出控制模块211的控制下接收所述数据缓冲模块212的数据和 指令，并且对所述数据和所述指令进行管理，然后经由所述NAND控制逻辑模块214发送给 所述NAND存储阵列模块215。
[0023] 本发明实施例通过将管理模块集成在串行接口 NAND闪存单元中，而不采用单独 的管理模块，这样避免了单独的管理模块和NAND闪存单元之间的复杂的协议开销，因此节 省了协议开销，同时由于采用集成的方式，也降低了封装成本。
[0024] 在图2中，信号"CSB"为片选使能信号输入端口；"SCLK"信号输入端口为参考串 行时钟；"IN"为串行主输入信号；"OUT"为串行主输出信号。在具体使用中不限各种形式 的输入输出，其中的输入信号和输出信号可以为数据或指令。
[0025] 主控装置22发送数据和指令，由IO控制模块211控制数据缓存模块212来缓存 数据和指令。数据和指令需要通过管理模块(坏块管理单元、磨损均衡单元、垃圾回收单元 和差错控制单元等模块）213管理NAND闪存单元中输入的数据和指令。经过NAND控制逻 辑模块214之后，将数据和指令解析成NAND存储阵列模块215存储所需要的控制信息，从 而完成NAND存储阵列模块215的存储操作。
[0026] 优选地，所述管理模块为闪存传输层（Flash Translation Layer, FTL)管理模 块。其中，所述闪存传输层管理模块可以包括坏块管理单元、磨损均衡单元、垃圾回收单元 和差错控制单元。其中，磨损均衡单元用于均衡不同存储块（block)之间的磨损即用于均 衡NAND闪存不同块之间的磨损，即通过一定的算法将所有block的写周期次数调至均衡状 态，防止差异过大，造成损失；垃圾回收单元用于回收废弃数据，通常和磨损均衡单元配合 实现最终的均衡；坏块管理单元用于剔除NAND闪存单元在使用过程中产生的坏块；差错控 制单元用于数据纠错，纠正由于读串扰所产生的位错误。
[0027] 本发明实施例将坏块管理单元、磨损均衡单元、垃圾回收单元和差错控制单元集 成到NAND闪存单元内部。在数据和指令进入内部后，对地址和数据进行统一管理。当主控 装置写操作时只需要发送指令、地址和数据。不需要关心坏块，不需要关心擦写次数和读次 数，不需要关心数据是否出错。本发明的串口 NAND flash将会对数据做处理。
[0028] 所述串行接口 NAND闪存单元为串行外设接口（ SPI )NAND闪存。所述串行接口 NAND 闪存单元具有8个管脚，所述串行接口 NAND闪存单元可以具有1、2或4个数据通道，可以 根据实际需要配置管脚的个数和数据通道的个数。所述串行接口 NAND闪存可以采用触点 阵列（LGA)或薄形小尺寸封装（TSOP)的方式进行封装。本发明实施例可以选择成本较低的 封装，大大降低了封装成本和测试成本，同时降低了制板难度，提高成品率。表1是本发明 实施例的端口列表。
[0029] 表1是本发明实施例的端口列表。
[0030]
【权利要求】
1. 一种串行接口 NAND闪存单元，包含输入输出控制模块，数据缓存模块，NAND控制逻 辑模块和NAND存储阵列模块，其特征在于，还包括： 管理模块，用于在所述输入输出控制模块的控制下接收所述数据缓冲模块的数据和 指令，并且对所述数据和所述指令进行管理，然后经由所述NAND控制逻辑模块发送给所述 NAND存储阵列模块。
2. 根据权利要求1所述的串行接口 NAND闪存单元，其特征在于，所述管理模块为闪存 传输层管理模块。
3. 根据权利要求2所述的串行接口 NAND闪存单元，其特征在于，所述闪存传输层管理 模块包括： 磨损均衡单元，用于均衡不同存储块之间的磨损； 垃圾回收单元，用于回收废弃数据； 坏块管理单元，用于剔除使用过程中产生的坏块； 差错控制单元，用于数据纠错。
4. 根据权利要求1所述的串行接口 NAND闪存单元，其特征在于，所述串行接口 NAND闪 存单元具有8个管脚。
5. 根据权利要求1所述的串行接口 NAND闪存单元，其特征在于，所述串行接口 NAND闪 存单元具有1、2或4个数据通道。
6. 根据权利要求1所述的串行接口 NAND闪存单元，其特征在于，所述串行接口 NAND闪 存单元采用触点阵列或薄形小尺寸封装的方式进行封装。
【文档编号】G11C7/10GK104424991SQ201310389387
【公开日】2015年3月18日 申请日期:2013年8月30日 优先权日:2013年8月30日
【发明者】苏志强, 刘会娟 申请人:北京兆易创新科技股份有限公司