用于减小非易失性存储器的尺寸的方法和系统的制作方法
【专利摘要】本发明涉及用于减小非易失性存储器的尺寸的方法和系统。实施例涉及包括多个非易失性存储器元件的系统和方法，其中至少两个非易失性存储器元件的集合每个共享一个选择元件，所述选择元件用于选择非易失性存储器元件的集合中特定的一个的非易失性存储器元件中的一个用于读取操作或编程操作。
【专利说明】用于减小非易失性存储器的尺寸的方法和系统
【技术领域】
[0001]本公开一般地涉及用于在集成电路中减小电子可编程非易失性存储器的尺寸并且尤其是嵌入式闪存(诸如热源极三层多晶娃(hot source triple poly, HS3P)闪存)的物理尺寸的方法和系统。
【背景技术】
[0002]目前，当使用针对具有低于40nm的栅极长度的集成电路的制造技术时，缩小eNVM模块变得越来越困难。一方面，操作嵌入式非易失性存储器的电压通常不可以在实质程度上减小，即使嵌入式非易失性存储器中的最小特征尺寸减小到低于40nm。这导致eNVM模块的主要外围部分也不可以缩小。因此，减小嵌入式非易失性存储器的尺寸和随之的复杂性的主要潜力目前走向几个基本的限制。
[0003]限制之一起因于以下事实:用于生产嵌入式非易失性存储器的CMOS制造技术也可能最终达到它们的集成密度限制。进一步的限制可能由存储器单元内的物理限制(即存储器单元限制)设置，存储器单元内的物理限制归因于存储器单元中的有源器件的击穿可靠性和耦合比率限制。
[0004]因此，这些限制可能导致嵌入式非易失性存储器的总体存储容量就要求的芯片面积而言可能太低或成本太高。然而，对机动车电子控制单元(ECU)的嵌入式存储器内的存储容量的不断增加的需求以及机动车工业的高度竞争的市场结构要求可以克服上面的限制。
【发明内容】
[0005]提供了用于减小非易失性存储器的尺寸的方法和系统，基本如在附图的至少一个中示出和/或连同附图的至少一个描述的，如在权利要求中更完整地阐述的。
[0006]根据参考附图做出的后面的详细描述，实施例的进一步的特征和优点将变得显而易见。
【专利附图】
【附图说明】
[0007]附图被包括以提供对本说明书的进一步理解以及被合并到本说明书中并且构成本说明书的部分。附图涉及示例和实施例并且与描述一起用于解释本公开的原理。其它实施例和实施例的许多预期的优点将被容易地意识到，因为它们通过参考后面的详细描述而
变得更好理解。
[0008]图1a示出了基于作为非易失性存储器元件的浮置栅极晶体管的两个常规相邻非易失性存储器单元的示意图，其中每个存储器单元包括其自身的选择晶体管用于针对读取或编程操作选择存储器单元的浮置栅极晶体管。
[0009]图1b示出了基于作为非易失性存储器元件的浮置栅极晶体管的根据实施例的单个双比特非易失性存储器单元的示意图，其中存储器单元包括用于针对读取或编程操作选择存储器单元的浮置栅极晶体管之一的单个选择晶体管。因为图1b中的存储器单元的实施例包括两个浮置栅极晶体管的两个控制栅极(2CG)和单个选择晶体管的单个选择栅极(1SG)，存储器单元还可以被称为2CG1SG存储器单元。
[0010]图2a示出了根据实施例的2CG1SG存储器单元的示意图，其中针对两个示例性偏置情况的电压紧靠2CG1SG存储器单元的相应的端子示出，针对两者的偏置情况:在第一或左备选方式中经由左控制栅极(CGL)读取左浮置栅极晶体管的非易失性存储器内容，以及在第二或右备选方式中经由右控制栅极(CGR)读取右浮置栅极晶体管的非易失性存储器内容。
[0011]图2b示出了根据实施例的2CG1SG存储器单元的示意图，其中针对两个示例性偏置情况的电压紧靠2CG1SG存储器单元的相应的端子示出，针对两者的偏置情况:在第一或左备选方式中经由左控制栅极(CGL)编程左浮置栅极晶体管的非易失性存储器内容，以及在第二或右备选方式中经由右控制栅极(CGR)编程右浮置栅极晶体管的非易失性存储器内容。
[0012]图2c示出了根据实施例的2CG1SG存储器单元的示意图，其中针对一个示例性偏置情况的电压紧靠2CG1SG存储器单元的相应的端子示出，偏置情况针对:经由左控制栅极(CGL)擦除左浮置栅极晶体管的非易失性存储器内容以及同时经由右控制栅极(CGR)擦除右浮置栅极晶体管的非易失性存储器内容。
[0013]图3a示出了 2CG1SG存储器单元的阵列的示意图，其中每个2CG1SG存储器单元可以放置在虚拟地机构中并且到共享比特或源极线的每个触点可以在四个2CG1SG存储器单元之间共享。
[0014]图3b示出了 2CG1SG存储器单元的阵列的可能的布局，其中每个2CG1SG存储器单元可以放置在虚拟地机构中并且到共享比特或源极线的每个触点可以在四个2CG1SG存储器单元之间共享。
[0015]图4示出了用于非易失性存储器内容的补数感测的根据实施例的2CG1SG存储器单元的示意图。在示出的实施例中，仅2CG1SG存储器单元的右浮置栅极晶体管可以用于存储实际数据而2CG1SG存储器单元的左浮置栅极晶体管可以用于存储作为本地参考的相应的反转数据。即依赖于存储在右浮置栅极晶体管中的数据的值，左浮置栅极晶体管可以保持被擦除或可以被编程。
[0016]图5a示出了根据实施例的2CG1SG存储器单元的示意图，其中复制功能被启动以将非易失性存储器内容反转地从右浮置栅极晶体管复制到左侧浮置栅极晶体管。
[0017]图5b示出了根据实施例的2CG1SG存储器单元的示意图，其中在右浮置栅极晶体管在擦除状态中的情况中，到右浮置栅极晶体管的控制栅极的合适的偏置电压可以引起针对左浮置栅极晶体管的编程电流。
[0018]图5c示出了根据实施例的2CG1SG存储器单元的示意图，其中右浮置栅极晶体管的编程状态可以抑制针对左浮置栅极晶体管的编程电流，使得左浮置栅极晶体管可以保持在擦除状态中。
[0019]图6示出了用于在多个非易失性存储器单元的每个中管理两比特信息的方法的实施例的流程图，其中每个非易失性存储器单元包括第一浮置栅极晶体管、第二浮置栅极晶体管和选择晶体管。【具体实施方式】
[0020]在后面中，出于说明的目的，将参考作为用于机动车应用的嵌入式非易失性存储器(eNVM)的闪存来描述本发明。然而，本发明不被这样限制并且可以连同减小任何其它类型的非易失性存储器的尺寸来发现其应用。
[0021]在后面的详细描述中参考附图，附图形成本公开的部分并且在附图中通过图示的方式示出了具体实施例。要理解的是，在不脱离本公开的范围的情况下，可以利用其它实施例并且可以做出结构的或其它的改变。因此，后面的详细描述不是以限制的意义做出，并且本公开的范围由所附的权利要求限定。
[0022]本公开的实施例可以包括共享一个选择元件(例如选择晶体管)的两个存储器堆或存储器元件(例如浮置栅极晶体管)，所述选择元件用于选择两个存储器堆中的一个用于读取或编程。在实施例中，存储器元件的偏置可以仅由每个存储器单元的两个多功能线(例如共享的比特线或源极线(在后面为共享比特或源极线))来提供。针对在40nm的特征尺寸的存储器单元，这可以导致存储器单元等价缩小近似80%。
[0023]用于在单个存储器单元中存储两个比特的尺寸中的这个减小的示例可以通过将图1a中的常规HS3P存储器单元阵列的两个存储器单元与在虚拟地配置中的HS3P存储器单元阵列中的根据实施例的2CG1SG存储器单元相比较来看见。其中，图1a示出了具有第一浮置栅极晶体管111的第一常规HS3P闪存单元110，第一浮置栅极晶体管111以其漏极连接到第一存储器单元110的第一比特线115。第一浮置栅极晶体管111的栅极可以连接到第一控制栅极线113。第一浮置栅极晶体管111的源极连接到第一存储器单元110的第一选择晶体管112的漏极。第一选择晶体管112的栅极连接到第一选择栅极线114。第一选择晶体管112的源极进而连接到第一存储器单元110和相邻的第二存储器单元120的公共源极线120a。第二存储器单元120包括其自身的第二选择晶体管122，第二选择晶体管122也连接到公共源极线120a。第二选择晶体管122的栅极连接到第二选择栅极线124。第二选择晶体管124的漏极连接到第二存储器单元120的第二浮置栅极晶体管121的源极。此夕卜，第二浮置栅极晶体管121的栅极连接到第二控制栅极线123。最后，第二浮置栅极晶体管121以其漏极连接到第二存储器单元120的第二比特线125。
[0024]与以上的相反，图1b示出了基于作为非易失性存储器元件的浮置栅极晶体管的根据实施例的单个双比特非易失性存储器单元在先前提到的2CG1SG配置中的示意图。不同于图1a中的两个常规HS3P闪存单元110和120，图1b中示出的2CG1SG存储器单元130可以包括单个选择晶体管135b来选择第一浮置栅极晶体管131或第二浮置栅极晶体管139中的一个用于读取操作或编程操作。出于该目的，2CG1SG存储器单元130的选择晶体管135b可以以其漏极连接到第一浮置栅极晶体管131的源极并且以其源极连接到第二浮置栅极晶体管139的漏极。第一浮置栅极晶体管131的漏极进而可以连接到2CG1SG存储器单元130的第一共享比特或源极线134，而第二浮置栅极晶体管139的源极可以连接到第二共享比特或源极线136。第一浮置栅极晶体管131的栅极可以连接到第一控制栅极线132，第二浮置栅极晶体管139的栅极可以连接到第二控制栅极线138，并且选择晶体管135b的栅极可以连接到公共选择栅极线135a。这样，可以共享单个选择晶体管135b用于管理，例如访问或操控存储在第一浮置栅极晶体管131和第二浮置栅极晶体管139中的非易失性存储器内容。[0025]在后面中，将描述图2a到2c系列。这些图示出了针对读取、编程或擦除双比特2CG1SG存储器单元230的第一浮置栅极晶体管231和第二浮置栅极晶体管239的示例性偏置情况。在这点上，图2a示出了 2CG1SG存储器单元230的示意图。如示出的，这个存储器单元的结构可以对应于图1b中的2CG1SG存储器单元130的结构，其中用展示相同的两个最右数字的参考号码指定对应的项目。
[0026]在图2a的实施例中，针对读取2CG1SG存储器单元230的两个示例性偏置情况的电压紧靠2CG1SG存储器单元230的相应的端子示出。在两种情况中，可以供应4V的电压给选择栅极线235a以选择第一浮置栅极晶体管231或第二浮置栅极晶体管239中的一个用于读取。此外，第一浮置栅极晶体管231、选择晶体管235b和第二浮置栅极晶体管239的基体端子可以被偏置在OV。然后，首先，在第一或左备选方式中，示出了针对经由左控制栅极(CGL)读取左浮置栅极晶体管231的非易失性存储器内容的示例性偏置情况。在这个第一偏置情况中，可以在左控制栅极线232处供应3V的第一读取电压，而在右控制栅极线238处可以供应5V的第二读取电压。在这个情况中，图2a中的左共享比特或源极线234可以用作源极线，可以对该源极线供应OV的第一源极电压，而如图2a中示出的，右共享比特或源极线236可以用作比特线，可以对该比特线供应1.2V的第一比特线电压。如上面描述的那样被偏置，依赖于存储在左或第一浮置栅极晶体管231中的并且通过左浮置栅极晶体管231的浮置栅极的电荷的出现所代表的2CG1SG存储器单元230的非易失性存储器内容的非易失性存储器内容的第一比特，2CG1SG存储器单元230的非易失性存储器内容的第一比特可以被读取并且信号发送到2CG1SG存储器单元230的外部，这是通过从比特线236汲取电流或者未从比特线236汲取电流。
[0027]在这个实施例中，可以在右控制栅极线238处供应5V的增加的第二读取电压以抑制右或第二浮置栅极晶体管239对读取电流的寄生影响以及因此对读取电流窗口的收缩。如技术人员清楚的，图2a以及随后的图2b和2c中示出的电压偏置条件仅展现了读取、编程或擦除2CG1SG存储器单元230的可能的偏置条件的示例。
[0028]其次，在第二或右备选方式中，图2a示出了针对经由右控制栅极(CGR)读取右浮置栅极晶体管239的非易失性存储器内容的示例性偏置情况。在这个第二偏置情况中，在左控制栅极线232处可以供应5V的第三读取电压，而在右控制栅极线238处可以供应3V的第四读取电压。在这个情况中，图2a中的左共享比特或源极线234可以用作比特线，可以对该比特线供应1.2V的第二比特线电压，而如图2a中示出的，右共享比特或源极线236可以用作源极线，可以对该源极线供应OV的第二源极线电压。如上面描述的那样被偏置，依赖于存储在右或第二浮置栅极晶体管239中的并且通过右浮置栅极晶体管239的浮置栅极的电荷的出现所代表的2CG1SG存储器单元230的非易失性存储器内容的第二比特，2CG1SG存储器单元230的非易失性存储器内容的第二比特可以被读取并且信号发送到2CG1SG存储器单元230的外部，这是通过从比特线234汲取电流或者未从比特线234汲取电流。
[0029]在图2b的实施例中，针对编程2CG1SG存储器单元230的两个示例性偏置情况的电压紧靠2CG1SG存储器单元230的相应的端子示出。在两种情况中，可以供应2V的电压给选择栅极线235a以选择第一浮置栅极晶体管231或第二浮置栅极晶体管239中的一个用于编程。此外，第一浮置栅极晶体管231、选择晶体管235b和第二浮置栅极晶体管239的基体端子可以被偏置在0V。然后，首先，在第一或左备选方式中，示出了针对经由左控制栅极(CGL)编程左浮置栅极晶体管231的非易失性存储器内容的示例性偏置情况。在这个第一偏置情况中，可以在左控制栅极线232处供应12V的第一编程电压，而在右控制栅极线238处可以供应6V的第二编程电压。在这个情况中，图2b中的左共享比特或源极线234可以用作比特线，可以对该比特线供应4V的第三比特线电压，而如图2b中示出的，右共享比特或源极线236可以用作源极线，可以对该源极线供应OV的第三源极线电压。如上面描述的那样被偏置，可以通过由编程电流将电荷转移到左浮置栅极晶体管231的浮置栅极上来编程存储在左或第一浮置栅极晶体管231中的2CG1SG存储器单元230的非易失性存储器内容的第一比特，该编程电流由4V的增加的第三比特线电压和在第一浮置栅极晶体管231的控制栅极处的12V的增加的第一编程电压在比特线234和源极线236之间引起。
[0030]在这个实施例中，可以在右控制栅极线238处供应6V的增加的第二编程电压以抑制右或第二浮置栅极晶体管239对编程电流的寄生影响以及因此对编程电流窗口的收缩。
[0031]其次，在第二或右备选方式中，图2b示出了针对经由右控制栅极(CGR)编程右浮置栅极晶体管239的非易失性存储器内容的示例性偏置情况。在这个第二偏置情况中，在左控制栅极线232处可以供应6V的第三编程电压，而在右控制栅极线238处可以供应12V的第四编程电压。在这个情况中，图2b中的左共享比特或源极线234可以用作源极线，可以对该源极线供应OV的第四源极线电压，而如图2b中示出的，右共享比特或源极线236可以用作比特线，可以对该比特线供应4V的第四比特线电压。如上面描述的那样被偏置，可以通过由编程电流将电荷转移到右浮置栅极晶体管239的浮置栅极上来编程存储在右或第二浮置栅极晶体管239中的2CG1SG存储器单元230的非易失性存储器内容的第二比特，该编程电流由4V的增加的第四比特线电压和在第二浮置栅极晶体管239的控制栅极处的12V的增加的第四编程电压在比特线236和源极线234之间引起。
[0032]在图2c的实施例中，针对擦除2CG1SG存储器单元230的一个示例性偏置情况的电压紧靠2CG1SG存储器单元230的相应的端子示出。在这个情况中，可以供应OV的电压给选择栅极线235a以选择第一浮置栅极晶体管231和第二浮置栅极晶体管239两者用于擦除。此外，第一浮置栅极晶体管231、选择晶体管235b和第二浮置栅极晶体管239的基体端子可以被偏置在7V。在这个擦除偏置情况中，可以向左控制栅极线232以及右控制栅极线238供应-1lV的第一擦除电压。在这个情况中，图2c中的左共享比特或源极线234可以用作比特线，可以对该比特线供应7V的第五比特线电压，而如图2c中示出的，右共享比特或源极线236也可以用作比特线，可以对该比特线供应7V的第五比特线电压。如上面描述的那样被偏置，可以通过由7V的增加的第五比特线电压以及在第一浮置栅极晶体管231的控制栅极处和在第二浮置栅极晶体管239的控制栅极处的-1lV的增加的负电压从左浮置栅极晶体管231的浮置栅极以及从右浮置栅极晶体管239的浮置栅极去除电荷来擦除存储在左和第一浮置栅极晶体管231和右或第二浮置栅极晶体管239中的2CG1SG存储器单元230的非易失性存储器内容的两个比特。
[0033]转向下一个图，图3a示出了 2CG1SG存储器单元的阵列的示意图。在这个阵列中，每个2CG1SG存储器单元330可以被放置在虚拟地机构中。即每个2CG1SG存储器单元330的单个选择晶体管的中间看起来为2CG1SG存储器单元330的第一和第二浮置栅极晶体管提供虚拟地，该中间对应于HS3P存储器单元(参照图1a)的常规阵列的公共源极或地线。如从四个2CG1SG存储器单元330a、330b、330c和330d能够看见的，在四个2CG1SG存储器单元之间可以共享到共享比特或源极线的每个触点(诸如触点340)。
[0034]下一个图，即图3b，示出了 2CG1SG存储器单元的阵列的可能布局，其中每个2CG1SG存储器单元可以被放置在虚拟地机构中并且在四个2CG1SG存储器单元之间可以共享到共享比特或源极线的每个触点。在如被虚线围绕的2CG1SG存储器单元330中，已用参考号码指定了一些布局元件。如图3b中的实施例中那样，2CG1SG存储器单元330的结构可以对应于图1b中的2CG1SG存储器单元130的结构，并且因此对应的项目用展示相同两个最右数字的参考号码指定。
[0035]如图3b中示出的，最上水平多晶硅(ploy)层带与最左垂直有源区域带的交叉可以限定第一浮置栅极晶体管331，第二水平多晶硅层带与最左垂直有源区域带的交叉可以限定选择晶体管335b，以及第三水平多晶硅层带与最左垂直有源区域带的交叉可以限定第二浮置栅极晶体管339。在实施例中，最上多晶硅层带限定了第一控制栅极线332，第二多晶硅层带可以限定选择栅极线335a，以及第三多晶硅层带可以限定第二控制栅极线338。此外，最左垂直金属2层带可以限定第一共享比特或源极线334，而第二垂直金属2层带可以限定2CG1SG存储器单元330的第二共享比特或源极线336。如在图3b中的实施例中那样，参考号码334a和336a可以分别地定义经由水平金属I带和另外的触点到第一浮置栅极晶体管331的第一共享比特或源极线334的触点以及到第二浮置栅极晶体管339的第二共享比特或源极线336的触点。
[0036]图4示出了根据进一步实施例的2CG1SG存储器单元430的示意图。如在图4的实施例中那样，2CG1SG存储器单元430的结构可以对应于图1b中的2CG1SG存储器单元130的结构，并且因此，对应的项目已用展示相同两个最右数字的参考号码指定。图4中的2CG1SG存储器单元430可以用于非易失性存储器内容的补数感测。那意味着例如，如在这个实施例中那样，仅2CG1SG存储器单元430的右浮置栅极晶体管439可以用于存储实际数据，而2CG1SG存储器单元430的左浮置栅极晶体管431可以用于存储作为本地参考的相应的反转数据。即依赖于存储在右浮置栅极晶体管439中的数据的值可以保持擦除或可以编程左浮置栅极晶体管431。对于这个补数感测，可以施加串行的读取操作。此外，用作本地参考的反转的数据还可以存储在另一 2CG1SG存储器单元(例如相邻的2CG1SG存储器单元)中。
[0037]图5a示出了根据实施例的2CG1SG存储器单元530的示意图，其中复制功能可以被容易地实施以将具有存储器内容的值的反转的非易失性存储器内容从右浮置栅极晶体管539复制到左浮置栅极晶体管531。如在图5a中的实施例中那样，2CG1SG存储器单元530的结构可以对应于图1b中的2CG1SG存储器单元130的结构，并且因此对应的项目已用展示相同两个最右数字的参考号码指定。为了在图5a到5c的示例中准备复制功能，可以向第一共享比特或源极线534提供4V的比特线电压，同时可以向2CG1SG存储器单元530的第二共享比特或源极线536提供OV的源极电压以最终在第一共享比特或源极线534和第二共享比特或源极线536之间引起编程电流。如下面进一步描述的，这个编程电流将依赖于对提供给右控制栅极线538的偏置电压的适当选择和右浮置栅极晶体管539的编程或擦除状态。
[0038]图5b示出了根据图5a的2CG1SG存储器单元530的示意图，其中在右浮置栅极晶体管539处于擦除状态的情况中，给右浮置栅极晶体管539的控制栅极合适的偏置电压可以引起用于左浮置栅极晶体管531的编程电流。出于该目的，如图5b中示出的，可以经由第一控制栅极线532向左或第一浮置栅极晶体管531的控制栅极提供12V的第一复制电压，并且可以经由第二控制栅极线538向右或第二浮置栅极晶体管539的控制栅极提供3V的第二复制电压。在2V的选择电压经由选择栅极线535a提供给选择栅极晶体管535b的控制栅极并且右浮置栅极晶体管539处于擦除状态的情况中，这个偏置可以引起用于左浮置栅极晶体管531的、从第一共享比特或源极线534到第二共享比特或源极线536的编程电流IpMg。因此，擦除的右浮置栅极晶体管539的非易失性存储器内容可以被看做以存储器内容的值的反转被拷贝到左浮置栅极晶体管531。
[0039]图5C示出了根据图5a的2CG1SG存储器单元530的示意图，其中右浮置栅极晶体管539的编程状态可以抑制用于左浮置栅极晶体管531的编程电流使得左浮置栅极晶体管531可以保持在擦除状态中。如图5c中示出的，可以经由第一控制栅极线532向左或第一浮置栅极晶体管531的控制栅极提供12V的第一复制电压，并且可以经由第二控制栅极线538向右或第二浮置栅极晶体管539的控制栅极提供3V的第二复制电压。在这种情况中，用于左浮置栅极晶体管531的编程电流可以被抑制并且左浮置栅极晶体管531可以保持在擦除状态，如果右浮置栅极晶体管539处于编程状态中，即使经由选择栅极线535a向选择栅极晶体管535b的控制栅极提供2V的选择电压。因此，编程的右浮置栅极晶体管539的非易失性存储器内容还可以被看做以存储器内容的值的反转被拷贝到左浮置栅极晶体管531。
[0040]图6示出了用于在多个非易失性存储器单元的每个中管理两比特信息的方法的实施例的流程图，其中每个非易失性存储器单元包括第一浮置栅极晶体管、第二浮置栅极晶体管和选择晶体管。
[0041]如图6的实施例中示出的，用于读取第一浮置栅极晶体管的非易失性存储器内容的方法可以包括在600施加第一源极电压到多个存储器单元中特定的一个的第一共享比特或源极线，其中第一共享比特或源极线连接到第一浮置栅极晶体管的源极。
[0042]在方法的进一步动作中，在601第一比特线电压可以被施加到多个存储器单元中特定的一个的第二共享比特或源极线，其中第二共享比特或源极线可以连接到第二浮置栅极晶体管的漏极。
[0043]在方法的另一动作中，在602第一读取电压可以被施加到多个存储器单元中特定的一个的第一控制栅极线，其中第一控制栅极线可以连接到第一浮置栅极晶体管的控制栅极。
[0044]根据方法的进一步动作，在603第一选择电压可以被施加到多个存储器单元中特定的一个的选择栅极线，其中选择栅极线可以连接到选择晶体管的栅极。
[0045]此外，在方法的另一动作中，在604第二读取电压可以被施加到多个存储器单元中特定的一个的第二控制栅极线，其中第二控制栅极线可以连接到第二浮置栅极晶体管的控制栅极，其中第二读取电压可以大于第一读取电压。
[0046]关于上面描述的涉及附图的实施例，要强调的是，实施例基本上用于增加可了解性。除了那个，后面的进一步实施例试图说明更一般的概念。然而，后面的实施例也不以限制的意义做出。更确切地，如之前表述的，本公开的范围由所附的权利要求限定。
[0047]在这点上，一个实施例涉及包括多个非易失性存储器元件的非易失性存储器器件，其中至少两个非易失性存储器元件的集合每个共享一个选择元件用于选择非易失性存储器元件的集合中特定的一个的非易失性存储器元件中的一个用于读取操作或编程操作。
[0048]在一个实施例中，非易失性存储器元件的集合每个包括至少第一存储器晶体管和第二存储器晶体管。在这个实施例中，非易失性存储器元件的集合的每个中的选择元件包括选择晶体管。在实施例中，第一和第二存储器晶体管的存储器功能是基于浮置栅极，氮化物层或纳米晶体层。
[0049]进一步的实施例被适配为向形成组合存储器单元的非易失性存储器元件的集合中特定的一个的第一存储器晶体管的控制栅极比向组合存储器单元的第二存储器晶体管的控制栅极施加更高的电压以读取第二存储器晶体管的非易失性存储器内容。
[0050]用于非易失性存储器内容的补数感测的非易失性存储器器件的另一实施例被适配为:如果两个非易失性存储器元件的集合中的一个处于擦除状态中，则把数据编程到两个非易失性存储器元件的集合中的另一个。此外，这个实施例被适配为:如果两个非易失性存储器元件的集合中的一个处于编程状态中，则使两个非易失性存储器元件的集合中的另一个处于擦除状态中。
[0051]非易失性存储器器件的再进一步的实施例被适配为把数据从两个非易失性存储器元件的集合中的一个复制到两个非易失性存储器元件的集合中的另一个。
[0052]进一步实施例涉及包括多个组合存储器单元的非易失性存储器器件，其中每个组合存储器单元包括两个存储器晶体管和一个选择晶体管。
[0053]在实施例中，通过耦合到相应的组合存储器单元的两个共享比特或源极线提供用于每个组合存储器单元的源极到漏极偏置。在实施例中，多个组合存储器单元中的邻近的组合存储器单元被配置为共享相同的一个共享比特或源极线。
[0054]为了读取第一存储器晶体管的非易失性存储器内容，上面的实施例被适配为施加第一源极电压到组合存储器单元的第一共享比特或源极线，其中第一共享比特或源极线连接到第一存储器晶体管的源极/漏极。这个实施例被进一步适配为施加第一比特线电压到组合存储器单元的第二共享比特或源极线，其中第二共享比特或源极线连接到第二存储器晶体管的漏极/源极。此外，实施例被适配为施加第一读取电压到组合存储器单元的第一控制栅极线，其中第一控制栅极线连接到第一存储器晶体管的控制栅极。另外，实施例被适配为施加第一选择电压到组合存储器单元的选择栅极线，其中选择栅极线连接到选择晶体管的栅极。最后，这个实施例被适配为施加第二读取电压到组合存储器单元的第二控制栅极线，其中第二控制栅极线连接到第二存储器晶体管的控制栅极，并且其中第二读取电压大于第一读取电压。
[0055]为了读取第二存储器晶体管的非易失性存储器内容，上面的实施例被进一步适配为施加第二比特线电压到组合存储器单元的第一共享比特或源极线，施加第二源极电压到组合存储器单元的第二共享比特或源极线，施加第三读取电压到组合存储器单元的第一控制栅极线，施加第一选择电压到组合存储器单元的选择栅极线，以及施加第四读取电压到组合存储器单元的第二控制栅极线，其中第三读取电压大于第四读取电压。
[0056]为了编程第一存储器晶体管的非易失性存储器内容，后面的实施例进一步被适配为施加第三比特线电压到组合存储器单元的第一共享比特或源极线，施加第三源极电压到组合存储器单元的第二共享比特或源极线，施加第一编程电压到组合存储器单元的第一控制栅极线，施加第二选择电压到组合存储器单元的选择栅极线，以及施加第二编程电压到组合存储器单元的第二控制栅极线，其中第一编程电压大于第二编程电压。
[0057]为了编程第二存储器晶体管的非易失性存储器内容，上面的实施例被进一步适配为施加第四源极电压到组合存储器单元的第一共享比特或源极线，施加第四比特线电压到组合存储器单元的第二共享比特或源极线，施加第三编程电压到组合存储器单元的第一控制栅极线，施加第二选择电压到组合存储器单元的选择栅极线，以及施加第四编程电压到组合存储器单元的第二控制栅极线，其中第四编程电压大于第三编程电压。
[0058]为了擦除第一存储器晶体管和第二存储器晶体管的非易失性存储器内容，上面的实施例进一步被适配为施加第五比特线电压到组合存储器单元的第一共享比特或源极线，施加第五比特线电压到组合存储器单元的第二共享比特或源极线，施加第一擦除电压到组合存储器单元的第一控制栅极线，施加第三选择电压到组合存储器单元的选择栅极线，施加第一擦除电压到组合存储器单元的第二控制栅极线，以及施加第二擦除电压到组合存储器单元的基体触点。
[0059]进一步的实施例涉及包括多个双比特存储器单元的非易失性存储器器件，每个双比特存储器单元包括第一非易失性存储器元件、第二非易失性存储器元件和公共选择元件，公共选择元件用于选择多个双比特存储器单元中的一个用于读取操作或编程操作。
[0060]在实施例中，第一非易失性存储器元件和第二非易失性存储器元件分别包括第一存储器晶体管和第二存储器晶体管。此外，公共选择元件包括以其漏极和源极分别地耦合在第一存储器晶体管的源极或漏极和第二存储器晶体管的漏极或源极之间的选择晶体管。在这个实施例中，第一存储器晶体管的漏极或源极耦合到第一共享比特或源极线并且第二存储器晶体管的源极或漏极耦合到第二共享比特或源极线。
[0061]为了将非易失性存储器内容从第二存储器晶体管复制到第一存储器晶体管，上面的实施例被适配为施加第一比特线电压到双比特存储器单元中特定的一个的第一共享比特或源极线，施加第一源极电压到双比特存储器单元中特定的一个的第二共享比特或源极线，施加第一复制电压到双比特存储器单元中特定的一个的第一控制栅极线，其中第一控制栅极线连接到第一存储器晶体管的控制栅极，施加第一选择电压到双比特存储器单元中特定的一个的选择栅极线，其中选择栅极线连接到选择晶体管的栅极，施加第二复制电压到双比特存储器单元中特定的一个的第二控制栅极线，其中第一复制电压大于第二复制电压。
[0062]另一个实施例涉及用于在多个非易失性存储器单元的每个中管理两比特信息的方法，方法包括:在各自包括至少两个非易失性存储器元件的存储器单元的每个中，共享一个选择元件，选择元件用于选择存储器单元中特定的一个的至少两个非易失性存储器元件中的一个用于读取操作或编程操作。
[0063]在实施例中，在存储器单元的每个中非易失性存储器元件至少包括第一存储器晶体管和第二存储器晶体管，其中在存储器单元的每个中，选择元件包括选择晶体管。
[0064]在根据上面方法的进一步实施例中，管理两比特信息包括向存储器单元中特定的一个的第一存储器晶体管的控制栅极比向存储器单元中特定的一个的第二存储器晶体管的控制栅极施加更高的电压以读取第二存储器晶体管的非易失性存储器内容。
[0065]在根据上面方法的进一步实施例中，管理两比特信息包括:如果存储器单元中特定的一个的第二存储器晶体管处于擦除状态中，则把数据编程到存储器单元中特定的一个的第一存储器晶体管；以及如果存储器单元中特定的一个的第二存储器晶体管处于编程状态中，则使存储器单元中特定的一个的第一存储器晶体管处于擦除状态中。
[0066]在根据上面方法的再进一步实施例中，管理两比特信息包括:通过施加编程电压到第一存储器晶体管的控制栅极、施加选择电压到选择晶体管的栅极以及施加读取电压到第二存储器晶体管的控制栅极来把数据从第二存储器晶体管复制到第一存储器晶体管，其中编程电压大于读取电压。
[0067]进一步的实施例涉及用于在多个非易失性存储器单元的每个中管理两比特信息的方法，其中每个非易失性存储器单元包括第一存储器晶体管、第二存储器晶体管和选择晶体管。
[0068]用于读取第一存储器晶体管的非易失性存储器内容的后面的方法的实施例进一步包括施加第一源极电压到多个存储器单元中特定的一个的第一共享比特或源极线，其中第一共享比特或源极线连接到第一存储器晶体管的源极/漏极。在一个实施例中器件包括与存储器关联(例如在其外围部分中)的偏置电路，偏置电路被配置为生成一个或多个偏置信号用于存储器器件的各个端子的适当偏置。这个实施例进一步包括施加第一比特线电压到多个存储器单元中特定的一个的第二共享比特或源极线，其中第二共享比特或源极线连接到第二存储器晶体管的漏极/源极。此外，这个实施例包括施加第一读取电压到多个存储器单元中特定的一个的第一控制栅极线，其中第一控制栅极线连接到第一存储器晶体管的控制栅极。另外，这个实施例包括施加第一选择电压到多个存储器单元中特定的一个的选择栅极线，其中选择栅极线连接到选择晶体管的栅极。最后，这个实施例包括施加第二读取电压到多个存储器单元中特定的一个的第二控制栅极线，其中第二控制栅极线连接到第二存储器晶体管的控制栅极，并且其中第二读取电压大于第一读取电压。
[0069]根据用于读取第二存储器晶体管的非易失性存储器内容的后面的方法的实施例进一步包括:施加第二比特线电压到多个存储器单元中特定的一个的第一共享比特或源极线，施加第二源极电压到多个存储器单元中特定的一个的第二共享比特或源极线，施加第三读取电压到多个存储器单元中特定的一个的第一控制栅极线，施加第一选择电压到多个存储器单元中特定的一个的选择栅极线，施加第四读取电压到多个存储器单元中特定的一个的第二控制栅极线，其中第三读取电压大于第四读取电压。
[0070]根据用于编程第一存储器晶体管的非易失性存储器内容的后面的方法的进一步实施例进一步包括:施加第三比特线电压到多个存储器单元中特定的一个的第一共享比特或源极线，施加第三源极电压到多个存储器单元中特定的一个的第二共享比特或源极线，施加第一编程电压到多个存储器单元中特定的一个的第一控制栅极线，施加第二选择电压到多个存储器单元中特定的一个的选择栅极线；施加第二编程电压到多个存储器单元中特定的一个的第二控制栅极线，其中第一编程电压大于第二编程电压。
[0071]根据用于编程第二存储器晶体管的非易失性存储器内容的后面的方法的实施例进一步包括:施加第四源极电压到多个存储器单元中特定的一个的第一共享比特或源极线，施加第四比特线电压到多个存储器单元中特定的一个的第二共享比特或源极线，施加第三编程电压到多个存储器单元中特定的一个的第一控制栅极线，施加第二选择电压到多个存储器单元中特定的一个的选择栅极线，施加第四编程电压到多个存储器单元中特定的一个的第二控制栅极线，其中第四编程电压大于第三编程电压。
[0072]虽然本文中已图示和描述了具体实施例，但是本领域普通技术人员将意识到的是，在不脱离本发明范围的情况下，各种替代和/或等同的实施方式可以代替示出和描述的具体的实施例。本申请意图覆盖本文中论述的具体实施例的任何改变或变型。因此，本公开意图仅由权利要求及其等同物限制。
【权利要求】
1.一种非易失性存储器器件，包括: 多个非易失性存储器元件，其中至少两个非易失性存储器元件的集合每个共享一个选择元件，所述选择元件用于选择非易失性存储器元件的集合中特定的一个的非易失性存储器元件中的一个用于读取操作或编程操作。
2.根据权利要求1的存储器器件， 其中非易失性存储器元件的集合每个包括至少第一存储器晶体管和第二存储器晶体管，以及 其中非易失性存储器元件的集合的每个中的所述选择元件包括选择晶体管。
3.根据权利要求2的存储器器件，其中第一和第二存储器晶体管的存储器功能是基于浮置栅极，氮化物层或纳米晶体层。
4.根据权利要求2的存储器器件，进一步包括偏置电路，偏置电路被配置为向形成组合存储器单元的非易失性存储器元件的集合中特定的一个的第一存储器晶体管的控制栅极比向组合存储器单元的第二存储器晶体管的控制栅极施加更高的电压以读取第二存储器晶体管的非易失性存储器内容。
5.根据权利要求1的存储器器件，进一步包括用于非易失性存储器内容的补数感测的偏置电路，所述偏置电路被配置为提供偏置信号用于: 如果两个非易失性存储器元件的集合中的一个处于擦除状态中，则把数据编程到两个非易失性存储器元件的集合中的另一个；以及 如果两个非易失性存储器元件的集合中的一个处于编程状态中，则使两个非易失性存储器元件的集合中的另一个处于擦除状态中。
6.根据权利要求1的存储器器件，进一步包括偏置电路，所述偏置电路被配置为提供偏置信号以把数据从两个非易失性存储器元件的集合中的一个复制到两个非易失性存储器元件的集合中的另一个。
7.一种非易失性存储器器件，包括: 多个组合存储器单元，其中每个组合存储器单元包括 两个存储器晶体管；和 一个选择晶体管。
8.根据权利要求7的存储器器件，其中通过耦合到相应的组合存储器单元的共享比特或源极线来提供用于每个组合存储器单元的源极到漏极偏置。
9.根据权利要求8的非易失性存储器器件，其中多个组合存储器单元中的邻近的组合存储器单元被配置为共享相同的一个共享比特或源极线。
10.根据权利要求8的存储器器件，进一步包括偏置电路，所述偏置电路被配置为提供偏置信号用于读取第一存储器晶体管的非易失性存储器内容，所述偏置电路被配置为: 施加第一源极电压到组合存储器单元的第一共享比特或源极线，第一共享比特或源极线连接到第一存储器晶体管的源极/漏极； 施加第一比特线电压到组合存储器单元的第二共享比特或源极线，第二共享比特或源极线连接到第二存储器晶体管的漏极/源极； 施加第一读取电压到组合存储器单元的第一控制栅极线，第一控制栅极线连接到第一存储器晶体管的控制栅极；施加第一选择电压到组合存储器单元的选择栅极线，所述选择栅极线连接到选择晶体管的栅极；以及 施加第二读取电压到组合存储器单元的第二控制栅极线，第二控制栅极线连接到第二存储器晶体管的控制栅极，其中第二读取电压大于第一读取电压。
11.根据权利要求8的存储器器件，进一步包括偏置电路，所述偏置电路被配置为提供偏置信号用于读取第二存储器晶体管的非易失性存储器内容，所述偏置电路被配置为: 施加第二比特线电压到组合存储器单元的第一共享比特或源极线； 施加第二源极电压到组合存储器单元的第二共享比特或源极线； 施加第三读取电压到组合存储器单元的第一控制栅极线； 施加第一选择电压到组合存储器单元的选择栅极线；以及 施加第四读取电压到组合存储器单元的第二控制栅极线，其中第三读取电压大于第四读取电压。
12.根据权利要求8的存储器器件，进一步包括偏置电路，所述偏置电路被配置为提供偏置信号用于编程第一存储器晶体管的非易失性存储器内容，所述偏置电路被配置为: 施加第三比特线电压到组合存储器单元的第一共享比特或源极线； 施加第三源极电压到组合存储器单元的第二共享比特或源极线； 施加第一编程电压到组合存储器单元的第一控制栅极线； 施加第二选择电压到组合存储器单元的选择栅极线；以及 施加第二编程电压到组合存储器单元的第二控制栅极线，其中第一编程电压大于第二编程电压。
13.根据权利要求8的存储器器件，进一步包括偏置电路，所述偏置电路被配置为提供偏置信号用于编程第二存储器晶体管的非易失性存储器内容，所述偏置电路被配置为: 施加第四源极电压到组合存储器单元的第一共享比特或源极线； 施加第四比特线电压到组合存储器单元的第二共享比特或源极线； 施加第三编程电压到组合存储器单元的第一控制栅极线； 施加第二选择电压到组合存储器单元的选择栅极线；以及 施加第四编程电压到组合存储器单元的第二控制栅极线，其中第四编程电压大于第三编程电压。
14.根据权利要求8的存储器器件，进一步包括偏置电路，所述偏置电路被配置为提供偏置信号用于擦除第一存储器晶体管和第二存储器晶体管的非易失性存储器内容，所述偏置电路被配置为: 施加第五比特线电压到组合存储器单元的第一共享比特或源极线； 施加第五比特线电压到组合存储器单元的第二共享比特或源极线； 施加第一擦除电压到组合存储器单元的第一控制栅极线； 施加第三选择电压到组合存储器单元的选择栅极线； 施加第一擦除电压到组合存储器单元的第二控制栅极线；以及 施加第二擦除电压到组合存储器单元的基体触点。
15.一种非易失性存储器器件，包括: 多个双比特存储器单元，每个双比特存储器单元包括:第一非易失性存储器元件； 第二非易失性存储器元件；和 公共选择元件，用于选择多个双比特存储器单元中的一个用于读取操作或编程操作。
16.根据权利要求15的存储器器件， 其中第一非易失性存储器元件和第二非易失性存储器元件分别包括第一存储器晶体管和第二存储器晶体管； 其中公共选择元件包括以其漏极和源极分别地耦合在第一存储器晶体管的源极或漏极和第二存储器晶体管的漏极或源极之间的选择晶体管； 其中第一存储器晶体管的漏极或源极耦合到第一共享比特或源极线并且第二存储器晶体管的源极或漏极耦合到第二共享比特或源极线。
17.根据权利要求16的存储器器件，进一步包括偏置电路，所述偏置电路被配置为提供偏置信号用于将非易失性存储器内容从第二存储器晶体管复制到第一存储器晶体管，偏置电路被配置为: 施加第一比特线电压到双比特存储器单元中特定的一个的第一共享比特或源极线； 施加第一源极电压到双比特存储器单元中特定的一个的第二共享比特或源极线； 施加第一复制电压到双 比特存储器单元中特定的一个的第一控制栅极线，第一控制栅极线连接到第一存储器晶体管的控制栅极； 施加第一选择电压到双比特存储器单元中特定的一个的选择栅极线，选择栅极线连接到选择晶体管的栅极；以及 施加第二复制电压到双比特存储器单元中特定的一个的第二控制栅极线，其中第一复制电压大于第二复制电压。
18.一种用于在多个非易失性存储器单元的每个中管理两比特信息的方法，包括: 在各自包括至少两个非易失性存储器元件的存储器单元的每个中共享一个选择元件，所述选择元件用于选择存储器单元中特定的一个的至少两个非易失性存储器元件中的一个用于读取操作或编程操作。
19.根据权利要求18的方法，其中在存储器单元的每个中非易失性存储器元件至少包括第一存储器晶体管和第二存储器晶体管，并且 其中在存储器单元的每个中，选择元件包括选择晶体管。
20.根据权利要求19的方法，其中管理两比特信息包括向存储器单元中特定的一个的第一存储器晶体管的控制栅极比向存储器单元中特定的一个的第二存储器晶体管的控制栅极施加更高的电压以读取第二存储器晶体管的非易失性存储器内容。
21.根据权利要求19的方法，其中管理两比特信息包括: 如果存储器单元中特定的一个的第二存储器晶体管处于擦除状态中，则把数据编程到存储器单元中特定的一个的第一存储器晶体管；以及 如果存储器单元中特定的一个的第二存储器晶体管处于编程状态中，则使存储器单元中特定的一个的第一存储器晶体管处于擦除状态中。
22.根据权利要求19的方法，其中管理两比特信息包括: 通过以下方式把数据从第二存储器晶体管复制到第一存储器晶体管: 施加编程电压到第一存储器晶体管的控制栅极；施加选择电压到选择晶体管的栅极；以及 施加读取电压到第二存储器晶体管的控制栅极，其中编程电压大于读取电压。
23.一种用于在多个非易失性存储器单元的每个中管理两比特信息的方法，其中每个非易失性存储器单元包括: 第一存储器晶体管； 第二存储器晶体管；和 选择晶体管。
24.根据权利要求23的方法，为了读取第一存储器晶体管的非易失性存储器内容，所述方法进一步包括: 施加第一源极电压到多个存储器单元中特定的一个的第一共享比特或源极线，第一共享比特或源极线连接到第一存储器晶体管的源极/漏极； 施加第一比特线电压到多个存储器单元中特定的一个的第二共享比特或源极线，第二共享比特或源极线连接到第二存储器晶体管的漏极/源极； 施加第一读取电压到多个存储器单元中特定的一个的第一控制栅极线，第一控制栅极线连接到第一存储器晶体管的 控制栅极； 施加第一选择电压到多个存储器单元中特定的一个的选择栅极线，选择栅极线连接到选择晶体管的栅极；以及 施加第二读取电压到多个存储器单元中特定的一个的第二控制栅极线，第二控制栅极线连接到第二存储器晶体管的控制栅极，其中第二读取电压大于第一读取电压。
25.根据权利要求23的方法，为了读取第二存储器晶体管的非易失性存储器内容，所述方法进一步包括: 施加第二比特线电压到多个存储器单元中特定的一个的第一共享比特或源极线； 施加第二源极电压到多个存储器单元中特定的一个的第二共享比特或源极线； 施加第三读取电压到多个存储器单元中特定的一个的第一控制栅极线； 施加第一选择电压到多个存储器单元中特定的一个的选择栅极线； 施加第四读取电压到多个存储器单元中特定的一个的第二控制栅极线，其中第三读取电压大于第四读取电压。
26.根据权利要求23的方法，为了编程第一存储器晶体管的非易失性存储器内容，所述方法进一步包括: 施加第三比特线电压到多个存储器单元中特定的一个的第一共享比特或源极线； 施加第三源极电压到多个存储器单元中特定的一个的第二共享比特或源极线； 施加第一编程电压到多个存储器单元中特定的一个的第一控制栅极线； 施加第二选择电压到多个存储器单元中特定的一个的选择栅极线；以及施加第二编程电压到多个存储器单元中特定的一个的第二控制栅极线，其中第一编程电压大于第二编程电压。
27.根据权利要求23的方法，为了编程第二存储器晶体管的非易失性存储器内容，所述方法进一步包括: 施加第四源极电压到多个存储器单元中特定的一个的第一共享比特或源极线； 施加第四比特线电压到多个存储器单元中特定的一个的第二共享比特或源极线；施加第三编程电压到多个存储器单元中特定的一个的第一控制栅极线； 施加第二选择电压到多个存储器单元中特定的一个的选择栅极线；以及施加第四编程电压到多个存储器单元中特定的一个的第二控制栅极线，其中第四编程电压大于第三 编程电压。
【文档编号】G11C16/06GK103943145SQ201410021765
【公开日】2014年7月23日 申请日期:2014年1月17日 优先权日:2013年1月17日
【发明者】U.巴克豪森, T.克恩, T.尼尔施尔, J.罗森布施 申请人:英飞凌科技股份有限公司