结合全地址和单地址的sram瞬时剂量率效应测试系统及方法
【专利摘要】本发明涉及一种结合全地址和单地址的SRAM瞬时剂量率效应测试系统及方法，利用了微控制器芯片和FPGA实现对被测SRAM的状态控制，使被测SRAM既可工作在地址固定的单地址测试状态，又可工作在全地址扫描的全地址测试状态，同时满足捕获数据瞬时变化波形和回读所有地址单元数据的测试需求，能够给出存储单元数据辐射瞬时的扰动波形数据、整个SRAM翻转单元数量及其逻辑地址分布。本发明支持8位宽、16位宽和32位宽SRAM的测试，提供5V内可自定义电压等级驱动，能够满足不同位宽、容量、电压等级的各种SRAM的测试要求。
【专利说明】结合全地址和单地址的SRAM瞬时剂量率效应测试系统及 方法
【技术领域】
[0001] 本发明属于电子元器件辐射效应测试系统，具体涉及一种适用于SRAM静态随机 存储器，Static Random Access Memory瞬时剂量率效应测试的结合全地址和单地址的SRAM 瞬时剂量率效应测试系统及方法。
【背景技术】
[0002] SRAM是电子系统的核心器件之一。实际应用中SRAM可能遭遇瞬时电离福射环境， 产生瞬时剂量率效应，SRAM的剂量率效应直接影响电子系统的抗辐射性能。SRAM辐射效应 测试技术是正确评价其抗辐射能力、科学研究其辐射效应规律的关键技术，对SRAM的抗辐 射性能考核、抗辐射加固设计具有重要意义。
[0003] 国外对SRAM瞬时剂量率效应开展了大量的理论和实验工作，在实验测量方法方 面，国外的测量方法一般是进行辐照后全地址测试，即在辐照前全地址写入存储内容，保持 加电状态，进行辐照，辐照后对所有地址中的存储内容进行扫描，测量翻转效应，同时监测 SRAM的电源电流，测量闩锁效应。
[0004] 在国内，进行SRAM瞬时剂量率效应测量一般是通过两种方法，一是SRAM使用单位 在性能考核时采取的全地址测试方法，将存储器接入计算机系统，通过判定计算机工作情 况判定存储器是否翻转。该方法的主要问题为：不能断定计算机工作错误是由于存储器翻 转还是由于计算机芯片或其它部件造成的；不能判定存储器是瞬时翻转还是永久翻转；存 储器瞬时翻转时不能给出存储器的翻转时间和翻转位置；不能形成普适的实验规范，实验 结果对生产厂家没有指导意义。SRAM生产单位采取的方法是单地址测试方法，即辐照前在 某个地址内写入数据，辐照时，测量这个地址所有存储单元或部分存储单元的存储内容在 辐照瞬间的响应，这种方法主要测量存储单元的翻转效应及扰动效应。这种方法的主要问 题是：SRAM中某一个地址的辐射响应不一定能代表整个存储器的辐射效应；不能给出全地 址翻转的分布规律；不能找出效应敏感区域，以指导生产厂家进行针对性加固。
【发明内容】
[0005] 要解决的技术问题
[0006] 为了避免现有技术的不足之处，本发明提出一种结合全地址和单地址的SRAM瞬 时剂量率效应测试系统及方法，既能对SRAM全地址范围内的存储单元翻转情况进行测试， 又能测试单地址存储单元数据在辐照瞬时的辐射响应，成功实现了全地址测试和单地址测 试的结合。
[0007] 技术方案
[0008] -种结合全地址和单地址的SRAM瞬时剂量率效应测试系统，其特征在于包括上 位计算机1、测试板2、示波器3、稳压电源4、辐照板5 ;上位计算机1通过USB连接线连接 测试板2,测试板通过长屏蔽排线2连接辐照板5 ;辐照板5的输出通过长同轴屏蔽电缆连 接示波器3,稳压电源4通过长同轴屏蔽电缆连接辐照板5 ;所述上位计算机、测试板和示波 器置于屏蔽测试间内；所述辐照板5置于辐照间。
[0009] 所述测试板包括微控制器芯片和FPGA ;与FPGA通过Slave FIFO接口连接；FPGA 从微控制器接收上位计算机发送的数据或指令，根据指令对辐照板上的被测SRAM进行相 应的读写操作和状态控制，并通过FPGA对微控制器的操作向上位计算机返回测试数据。 [0010] 所述同轴屏蔽电缆为50米长同轴屏蔽电缆。
[0011] 所述长屏蔽排线为50米长屏蔽排线。
[0012] 一种采用所述系统进行测量的方法，其特征在于步骤如下：
[0013] 步骤1 :对辐照板上的被测SRAM加电，测量电源电流；
[0014] 步骤2 :用全地址测量单元在SRAM每个存储单元中写入55H，再把所有存储单元的 内容读出来，确保SRAM的读写功能正常，之后把地址线固定于10101010101，SRAM的状态设 置为"读状态"；
[0015] 步骤3 :利用示波器对地址10101010101内的数据进行测量，记录并保存测量值， 此为存储单元辐照前存储内容；
[0016] 步骤4 :进行辐照，记录并保存辐照时10101010101单元内的存储内容的变化，此 为该单元存储内容的辐照瞬间效应信号；
[0017] 步骤5 :测量SRAM的电源电流，如电源电流没有变化，重新触发示波器，测量并保 存10101010101单元内的存储内容，此为该单元辐照后的存储内容；利用全地址测量单元 对SRAM进行全地址扫描，测量所有地址内的存储内容；再测量SRAM的读写功能；SRAM重新 加电，测量读写功能；
[0018] 如果辐照后SRAM的电源电流增加，并且在规定的时间内没有恢复，则SRAM重新加 电，测量电源电流及读写功能。
[0019] 有益效果
[0020] 本发明提出的一种结合全地址和单地址的SRAM瞬时剂量率效应测试系统及方法 优点是：
[0021] 1、本发明利用了微控制器芯片和FPGA实现对被测SRAM的状态控制，使被测SRAM 既可工作在地址固定的单地址测试状态，又可工作在全地址扫描的全地址测试状态，同时 满足捕获数据瞬时变化波形和回读所有地址单元数据的测试需求，能够给出存储单元数据 辐射瞬时的扰动波形数据、整个SRAM翻转单元数量及其逻辑地址分布。
[0022] 2、本发明设计了电平转换电路用于驱动被测SRAM，能够实现50米长距离的测试， 可使测试板远离辐照区域、避免瞬时电离辐射及其感生电磁脉冲引入强干扰的影响，从而 保证测试的可靠性。
[0023] 3、本发明支持8位宽、16位宽和32位宽SRAM的测试，提供5V内可自定义电压等 级驱动，能够满足不同位宽、容量、电压等级的各种SRAM的测试要求。
【专利附图】
【附图说明】
[0024] 图1、测试系统硬件构成
[0025] 图2、测试板结构组成
[0026] 图3、FPGA输出控制引脚
[0027] 图4、电平转换电路构成
[0028] 图5、SRAM瞬时剂量率效应测试流程
【具体实施方式】
[0029] 现结合实施例、附图对本发明作进一步描述：
[0030] 本实施例组成部分包括上位计算机1、测试板2、示波器3、台式稳压电源4、辐照板 5,其中上位计算机、测试板、示波器位于屏蔽测试间内，辐照板位于辐照间。
[0031] 上位计算机1通过USB连接线6与测试板2连接、进行指令下达和数据传输，测试 板2通过50米长的屏蔽排线7与辐照板5连接、对辐照板5上的被测SRAM进行读写操作 和状态控制；台式稳压电源4通过50米长的同轴屏蔽电缆8向辐照板5上的被测SRAM供 电，示波器3通过50米长的同轴屏蔽电缆9连接至辐照板5的数据端口、捕获数据波形。
[0032] 测试板主要组成包括微控制器芯片、FPGA现场可编程门阵列，Field Programmable Gate Array, FPGA从微控制器接收上位计算机发送的数据或指令，根据指令 对辐照板上的被测SRAM进行相应的读写操作和状态控制，并通过FPGA对微控制器的操作 向上位计算机返回测试数据。
[0033] FPGA通过电平转换电路驱动辐照板上的被测SRAM，不同电压偏置下的电平转换 电路驱动不同电压等级的被测SRAM、实现对不同电压等级SRAM的测试，电平转换电路提高 FPGA的驱动能力、实现50米的长距离驱动。
[0034] 单地址测试状态下，FPGA输出信号使被测SRAM处于片选有效、地址固定的读状 态下，该固定地址对应的存储内容通过数据端口输出到示波器测试端；全地址测试状态下， FPGA向被测SRAM输出读操作时序信号，顺序扫描所有地址单元，将读回的存储数据通过微 控制器芯片上传给上位计算机并由上位计算机处理得到翻转位数及其对应逻辑地址。
[0035] 测试系统数据线位宽32b i t，地址线位宽24b i t，片选线位宽8b i t，支持8位、16位 和32位SRAM的测试，最高可支持8片512Mbit容量的32位宽或32片128Mbit容量8位 宽SRAM同时在线测试。
[0036] 测试板功能描述及其实现方法：
[0037] 测试板是测试系统实现全地址测试、单地址测试以及测试状态切换的核心部件， 其主要功能由一片微控制器和一片FPGA实现，如图2所示。发明中微控制器采用的是 Cypress 公司的 EZ-USB FX2 系列芯片 CY7C68013A，FPGA 采用的是 Xilinx 公司 Spartan-3 系列芯片XC3S400。微控制器与上位机通过USB通信D+和D-信号进行数据传输和指令接 收，与FPGA通过Slave FIFO接口连接。微控制器内部集成的USB收发器连接到USB总线 的D+和D-;串行接口引擎SIE进行译码、编码、错误纠正和位填充，变换USB所需的信号电 平；最终，从USB接口发送和接收数据。发明中的微控制器采用了 Slave
[0038] FIFO工作模式，即微控制器内部的FIFO通过外部的主控器在本发明中为FPGA控 制，使得FPGA可以从微控制器接收或发送数据。
[0039] 微控制器在复位后，其I/O引脚配置在"端口"模式，而不是Slave FIFO模式。为 将引脚位置为Slave FIFO模式，IFC0NFIG寄存器的IFCFG1:0设置为11，Slave FIFO接口 引脚被认为是外部主控制器即发明中的FPGA。FPGA逻辑经过16位数据总线FD连接FIFO， 该数据总线是双向的，可通过SLOE引脚控制输出。FIF0ADR1:0引脚选择4个FIFO中的一 个与FD总线连接。在异步方式IFCONFIG. 3 = 1下，SLRD和SLWR是读/写选通信号。在同 步方式IFC0NFIG. 3 = 0下，SLRD和SLWR作为IFCLK时钟引脚的使能信号。通过对Slave FIFO读写的控制，FPGA从上位计算机接收或发送数据。
[0040] FPGA内部设计了数据解析电路模块，判断接收到的数据是指令或普通数据。接收 到上位计算机指令时，FPGA分析指令并使内部的状态机进入相应的工作状态如写SRAM、读 SRAM、使SRAM片选无效等，并对相关寄存器进行配置包括地址寄存器、数据寄存器等，最终 在状态机的控制下在FPGA输出引脚按照SRAM操作时序输出控制信号，实现对SRAM的读、 写和去使能。接收到普通数据时，FPGA将其写入内部数据寄存器，等待向SRAM中写入。
[0041] 如图3所示，FPGA输出用于控制SRAM操作的信号主要包括片选信号SRAM_CS0? SRAM_CS7、数据信号 SRAM_D0 ?SRAM_D31、地址信号 SRAM_A0 ?SRAM_A23、读使能 SRAM_0E、 写使能SRAM_WE，在这些引脚上按照SRAM操作时序输出相应信号实现对SRAM的操作。
[0042] 上位计算机向微控制器发送单地址测试指令如对3号SRAM的0x317H地址单元数 据进行单地址测试时，FPGA首先从指令中解析出器件编号、地址单元0x317H等信息，然后 将SRAM_CS3置低、其他片选信号置高、使SRAM_A23?SRAM_A0输出0x317H、SRAM_0E置低、 SRAM_WE置高，此时SRAM的数据总线端口输出该器件指定地址单元数据，并由示波器进行 米集。
[0043] 上位计算机向微控制器发送全地址测试指令如对3号SRAM进行全地址读测试时， FPGA首先从指令中解析出器件编号、地址范围等信息，然后将SRAM_CS3置低、其他片选信 号置高、SRAM_0E置低、SRAM_WE置高，同时在地址端口进行全地址扫描、即从最低位地址 开始顺序递增至最高位地址，扫描过程中从数据端口读回数据并通过向微控制器的Slave FIFO接口写入读回数据实现测试数据向上位计算机的返回，从而完成全地址测试。
[0044] 电平转换电路
[0045] 为了适应不同电压等级SRAM的测试需求和50米长线驱动能力要求，设计了电平 转换电路。如图4所示，采用了 9片MAX30028通道电平转换芯片提供了 FPGA3. 3V和被测 SRAM多电压等级之间的数据传输能力。该电路可提供20Mbps的双向数据传输速率、自定义 电压从1. 2V至5. 5V的数据传输，使系统具备了对不同电压等级SRAM的测试能力。
[0046] SRAM瞬时剂量率效应测试流程
[0047] 【1】辐照前SRAM中写入的数据及单地址测试中存储地址的选取
[0048] 辐照前，在SRAM所有存储单元中写入"0"和" 1"间隔的数据，一般为55H或AAH。 如果有SRAM的先验试验数据，在辐射损伤阈值较低的区域选择某一地址，进行单地址测 试；如果没有SRAM的先验试验数据，可任意选取一个地址，进行单地址测试。
[0049] 选择写入的内容为0101010155H，选择单地址测试的地址为10101010101。
[0050] 【2】实验步骤
[0051] a)给SRAM加电，测量电源电流；
[0052] b)用全地址测量单元在SRAM每个存储单元中写入55H，再把所有存储单元的内容 读出来，确保SRAM的读写功能正常，之后把地址线固定于10101010101，SRAM的状态设置为 "读状态"；
[0053] c)利用示波器对地址10101010101内的数据进行测量，记录并保存测量值，此为 存储单元辐照前存储内容；
[0054] d)进行辐照，记录并保存辐照时10101010101单元内的存储内容的变化，此为该 单元存储内容的辐照瞬间效应信号；
[0055] e)测量SRAM的电源电流，如电源电流没有变化，重新触发示波器，测量并保存 10101010101单元内的存储内容，此为该单元辐照后的存储内容；利用全地址测量单元对 SRAM进行全地址扫描，测量所有地址内的存储内容；再测量SRAM的读写功能；SRAM重新加 电，测量读写功能。
[0056] 如果辐照后SRAM的电源电流增加，并且在规定的时间内没有恢复，则SRAM重新加 电，测量电源电流及读写功能。
[0057] 【3】实验数据处理
[0058] a辐照后电源电流没有明显增加，全地址测量中没有存储内容发生变化，辐照后读 写功能正常，辐射效应为扰动，扰动时间可从单地址测量数据中提取；
[0059] b辐照后电源电流没有明显增加，全地址测量中有存储内容发生变化，辐照后读写 功能正常，辐射效应为翻转，翻转数从全地址测量结果中获取；
[0060] c辐照后电源电流明显增加，重新加电后读写功能及电源电流恢复正常，辐射效应 为闩锁；
[0061] d辐照后电源电流明显增加，重新加电后读写功能不正常，电源电流恢复正常或仍 不正常，辐射效应为烧毁。
【权利要求】
1. 一种结合全地址和单地址的SRAM瞬时剂量率效应测试系统，其特征在于包括上位 计算机（1)、测试板（2)、示波器（3)、稳压电源（4)、辐照板（5);上位计算机（1)通过USB连 接线连接测试板（2)，测试板通过长屏蔽排线（2)连接辐照板（5);辐照板（5)的输出通过 长同轴屏蔽电缆连接示波器（3)，稳压电源（4)通过长同轴屏蔽电缆连接辐照板（5);所述 上位计算机、测试板和示波器置于屏蔽测试间内；所述辐照板（5)置于辐照间。
2. 根据权利要求1所述结合全地址和单地址的SRAM瞬时剂量率效应测试系统，其特征 在于：所述测试板包括微控制器芯片和FPGA ;与FPGA通过Slave FIFO接口连接；FPGA从微 控制器接收上位计算机发送的数据或指令，根据指令对辐照板上的被测SRAM进行相应的 读写操作和状态控制，并通过FPGA对微控制器的操作向上位计算机返回测试数据。
3. 根据权利要求1所述结合全地址和单地址的SRAM瞬时剂量率效应测试系统，其特征 在于：所述同轴屏蔽电缆为50米长同轴屏蔽电缆。
4. 根据权利要求1所述结合全地址和单地址的SRAM瞬时剂量率效应测试系统，其特征 在于：所述长屏蔽排线为50米长屏蔽排线。
5. -种采用权利要求1?4所述任一项系统进行测量的方法，其特征在于步骤如下： 步骤1 :对辐照板上的被测SRAM加电，测量电源电流； 步骤2 :用全地址测量单元在SRAM每个存储单元中写入55H，再把所有存储单元的内容 读出来，确保SRAM的读写功能正常，之后把地址线固定于10101010101，SRAM的状态设置为 "读状态"； 步骤3 :利用示波器对地址10101010101内的数据进行测量，记录并保存测量值，此为 存储单元辐照前存储内容； 步骤4:进行辐照，记录并保存辐照时10101010101单元内的存储内容的变化，此为该 单元存储内容的辐照瞬间效应信号； 步骤5:测量SRAM的电源电流，如电源电流没有变化，重新触发示波器，测量并保存 10101010101单元内的存储内容，此为该单元辐照后的存储内容；利用全地址测量单元对 SRAM进行全地址扫描，测量所有地址内的存储内容；再测量SRAM的读写功能；SRAM重新加 电，测量读写功能； 如果辐照后SRAM的电源电流增加，并且在规定的时间内没有恢复，则SRAM重新加电， 测量电源电流及读写功能。
【文档编号】G11C29/56GK104051026SQ201410256111
【公开日】2014年9月17日 申请日期:2014年6月9日 优先权日:2014年6月9日
【发明者】齐超, 郭晓强, 林东生, 王桂珍, 陈伟, 扬善潮, 李瑞宾, 白小燕 申请人:西北核技术研究所