一种同步存储器的制造方法
【专利摘要】本实用新型提供一种新型的同步存储器，能够节省存储器面积、提高存储器性能。该同步存储器，包括先进先出堆栈、存储阵列和时钟延时单元，接收到的读命令和读地址共同输入所述先进先出堆栈，同时系统时钟对先进先出堆栈提供同步时钟信号；所述同步时钟信号经过所述时钟延时单元输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，分别提供给所述先进先出堆栈和存储阵列；所述先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据直接进行并转串模块送至数据输出接口。
【专利说明】—种同步存储器
【技术领域】:
[0001]本实用新型涉及一种半导体存储器。
【背景技术】
[0002]计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。
[0003]如图1所示，传统的存储器设计架构，其特点为:外部读命令和读地址以最快速度访问存储阵列；从存储阵列中提取的数据先暂存在数据先进先出堆栈中；等到读命令结束(cas延迟时间(图4))从数据先进先出堆栈中释放数据到数据输出接口。
[0004]这种方案存在以下问题:
[0005]1、传统存储器架构需要数据先进先出堆栈，而一般数据位宽都很大常见32位，64位，128位，占用的存储器面积较大。
[0006]2、DRAM存储器JEDEC标准定义激活命令到读命令的时间(Trcd)如图3所示，Trcd时间越小则存储器的性能越好。由于传统存储器读命令以最快速度访问存储阵列，所以内部Trcd时间几乎等于外部系统设置的Trcd，将很大程度上占用系统资源。
实用新型内容
[0007]本实用新型的目的是提供一种新型的同步存储器，能够节省存储器面积、提高存储器性能。
[0008]本实用新型的技术方案如下:
[0009]该同步存储器，包括先进先出堆栈、存储阵列和时钟延时单元，其特殊之处在于:该同步存储器接收到的读命令和读地址共同输入所述先进先出堆栈，同时系统时钟对先进先出堆栈提供同步时钟信号；所述同步时钟信号经过所述时钟延时单元输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，分别提供给所述先进先出堆栈和存储阵列；所述先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据直接进行并转串模块送至数据输出接口。
[0010]上述时钟延时单元可以采用数字延迟锁相环实现。
[0011]本实用新型具有以下优点:
[0012]1.节省存储器面积
[0013]本实用新型用命令地址堆栈取代数据堆栈；所需命令位宽为1，地址位宽取决于存取器容量，一个4Gbit的DRAM存储器读地址位宽只需为10。因此所需先入先出堆栈位宽明显减小，从而显著优化芯片面积。
[0014]2、提高存储器性能
[0015]本实用新型是将读命令和地址首先放入堆栈等待T时间再访问存储阵列，充分利用了存储器内部Trcd时间，贝U内部Trcd时间等于外部Trcd+T。这样在存储器内部Trcd不变的前提下，外部系统可以设置较小的Trcd。【专利附图】
【附图说明】
[0016]图1为现有技术的存储器设计架构。
[0017]图2为本实用新型的同步存储器设计架构。
[0018]图3为DRAM存储器Trcd定义。
[0019]图4为DRAM存储器cas延迟时间定义。
【具体实施方式】
[0020]如图2所示，读命令的接收器和读地址的接收器的输出端接至先进先出堆栈的数据输入端(输入)，系统时钟的接收器的输出端接至先进先出堆栈的同步时钟输入端(输入时钟)，同步时钟信号经过数字延迟锁相环输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，该指示信号接至先进先出堆栈的结束信号输入端(输出时钟)；先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据。
[0021]可以看出，在本实用新型中，读命令和读地址不是以最快速度访问存储阵列，而是首先将其放入命令地址先进先出堆栈，等待T时间(T等于cas延迟时间减去存储器内部阵列所需访问时间)再访问存储阵列。存储阵列输出数据直接进行并转串操作后送到数据输出接口。
【权利要求】
1.一种同步存储器，包括先进先出堆栈、存储阵列和时钟延时单元，其特征在于:该同步存储器接收到的读命令和读地址共同输入所述先进先出堆栈，同时系统时钟对先进先出堆栈提供同步时钟信号；所述同步时钟信号经过所述时钟延时单元输出延时时钟信号，作为先进先出堆栈读取命令、地址结束的指示信号，分别提供给所述先进先出堆栈和存储阵列；所述先进先出堆栈输出延迟的读命令和读地址至存储阵列，存储阵列输出并行数据直接进行并转串模块送至数据输出接口。
2.根据权利要求1所述的同步存储器，其特征在于:所述时钟延时单元采用数字延迟锁相环。
【文档编号】G11C11/4063GK203733474SQ201420093988
【公开日】2014年7月23日 申请日期:2014年3月3日 优先权日:2014年3月3日
【发明者】亚历山大, 谈杰 申请人:西安华芯半导体有限公司