锁存装置制造方法
【专利摘要】本实用新型涉及一种信号存储【技术领域】，尤其涉及一种终端通信设备用锁存装置。包括锁存电路，连接于所述终端通信设备的控制单元与所述终端通信设备中与所述控制单元相匹配的控制器件之间。与现有技术相比，本实用新型具有的优点是：于终端通信设备的控制单元重启过程中，通过锁存电路，将控制单元输出的控制端信号锁存，使控制器件被维持原状态不便。避免了在系统重启过程中，因控制单元输出信号的变化对控制器件产生不利影响。
【专利说明】锁存装置
【技术领域】
[0001]本实用新型涉及一种信号存储【技术领域】，尤其涉及一种终端通信设备用锁存装置。
【背景技术】
[0002]终端通信设备在使用过程中，通常需要对内部的软件做升级处理，终端通信设备远程升级后，通常需要对整个系统做初始化后自动做重启操作，以完成升级后的重新加载，在重启过程中，控制单元输出管脚的输出状态处于不确定的状态，通常会出现虚高电平、虚低电平、高阻状态。比如:某芯片的I/o管脚在产品正常工作时输出低电平，在芯片重启过程中则可能会出现输出高阻态，使得被控器件出现非正常工作运行状态。
实用新型内容
[0003]针对现有技术的不足，本实用新型提供一种锁存装置，应用终端通信设备，其中:包括
[0004]锁存电路，连接于所述终端通信设备的控制单元与所述终端通信设备中与所述控制单元相匹配的控制器件之间，用以于所述终端通信设备内部的软件升级重启过程中，锁存所述控制单元输出的控制信号，并于所述移动终端通信设备重启完成后，解锁被所述的所述控制信号，所述控制信号被传输至所述控制器件。
[0005]进一步地，所述锁存电路的第一输入端连接所述控制单元的第一输出端，所述锁存电路的第二输入端连接所述控制单元的第二输出端；所述锁存电路的第一输入端连接第一电阻支路的第一节点；
[0006]所述第一电阻支路的连接于一输出预定电压的电压输出端与电源地之间，主要由第一电阻和第二电阻串联形成，所述第一电阻与所述第二电阻的连接点形成第一节点；所述锁存电路的第一输出端连接所述控制器件的控制端。
[0007]进一步地，所述控制单元主要由MCU形成，所述控制单元的第一输出端由所述MCU的GP1l输出端形成，所述控制单元的第二输出端主要由所述MCU的GP102输出端形成；所述GP1l输出端输出控制信号，所述GP102输出端输出控制所述控制信号的第一预定电平、第二预定电平；
[0008]所述锁存电路的第二输入端为所述锁存电路的控制端，
[0009]于所述GP102输出端输出第一预定电平的状态下，对所述控制信号解锁，于所述GP102输出端输出第二预定电平状态下，对所述控制信号进行锁存。
[0010]进一步地，还包括第二电阻支路，连接于所述控制单元的第二输入端与所述电源地之间，所述第二电阻支路的阻值为4.7ΚΩ。
[0011]进一步地，还包括第三电阻支路，连接于所述锁存电路的使能端与所述电源地之间。所述第三电阻支路的阻值为IKΩ。
[0012]进一步地，所述第二电阻的阻值为4.7ΚΩ，所述预定电压为3.3V。
[0013]进一步地，所述锁存电路的电源端连接所述电压输出端。
[0014]进一步地，还包括一电容支路，连接于所述锁存电路的电源端与所述电源地之间，所述电容支路的容值为0.1 μ F。
[0015]进一步地，还包括第三电阻支路，连接于所述锁存电路的使能端与所述电源地之间，第三电阻支路的阻值为1ΚΩ。
[0016]进一步地，所述第一预定电平为高电平，所述第二预定电平为低电平。
[0017]与现有技术相比，本实用新型具有的优点是:于终端通信设备的控制单元重启过程中，通过锁存电路，将控制单元输出的控制端信号锁存，使控制器件被维持原状态不便。避免了在系统重启过程中，因控制单元输出信号的变化对控制器件产生不利影响。
【专利附图】
【附图说明】
[0018]图1为本实用新型的方框示意图；
[0019]图2为本实用新型的电路结构图。
【具体实施方式】
[0020]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0021]需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。
[0022]下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。
[0023]如图1所示，一种锁存装置，应用于终端通信设备，其中:包括
[0024]锁存电路，连接于终端通信设备的控制单元与终端通信设备中与控制单元相匹配的控制器件之间，用以于终端通信设备内部的软件升级重启过程中，锁存控制单元输出的控制信号，并于移动终端通信设备重启完成后，释放被的控制信号，控制信号被传输至控制器件。
[0025]本实用新型中控制器件包括但不限于继电器、电子开关、电源芯片、时钟芯片、逻辑芯片。通过在控制单元与控制器件之间设置一锁存电路，于终端通信设备的控制单元重启过程中，通过锁存电路，将控制单元输出的控制端信号锁存，使控制器件维持原状态不便。避免了在系统重启过程中，因控制单元输出信号的变化对控制器件产生不利影响。
[0026]进一步地，如图2所示，锁存电路的第一输入端连接控制单元的第一输出端，锁存电路的第二输入端连接控制单元的第二输出端；
[0027]锁存电路的第二输入端还连接第一电阻支路的第一节点I ;
[0028]第一电阻支路的连接于一输出预定电压的电压输出端与电源地之间，主要由第一电阻Rl和第二电阻R2串联形成，第一电阻Rl与第二电阻R2的连接点形成第一节点I ;
[0029]锁存电路的第一输出端连接控制器件的控制端。
[0030]于终端通信设备正常运行状态下，控制单元的第一输出端输出控制信号，该控制信号可以为选通信号，控制单元的第二输出端用以输出高电平信号或者低电平信号，锁存电路的第二输入端在高电平信号的作用下，使得锁存电路处于非锁存状态，锁存电路的第一输出端输出控制信号控制被选通的控制器件；与系统软件升级后被重启过程中，控制单元的第二输出端呈高阻状态，通过第二电阻以使得锁存电路的第二输入端处于低电平信号的作用下，使得锁存电路处于锁存状态，锁存电路的第一输出端维持原来的控制信号保持不变；实现锁存功能，于终端通信设备被重启后，控制单元的第一输出端输出控制信号，控制单元的第二输出端用以输出高电平信号，锁存电路被解锁。在重启过程中，控制单元第一输出端的输出虚高电平、虚低电平或高阻状态的无效控制信号，但是该无效控制信号均无法影响被控制器件。进一步的，控制单元的第二输出端可由外接的电路控制其输出预定的输出状态，输出状态可为高电平、低电平或者高阻状态，也可有由终端通信设备强制选择控制单元的第二输出端的输出状态。
[0031]作为进一步优选实施方案，控制单元主要由1⑶形成，控制单元的第一输出端由1⑶的即101输出端形成，控制单元的第二输出端主要由1⑶的⑶102输出端形成；即101输出端输出控制信号，⑶102输出端输出控制控制信号的第一预定电平、第二预定电平；
[0032]锁存电路的第二输入端为锁存电路的控制端，
[0033]于即102输出端输出第一预定电平的状态下，对控制信号解锁，于⑶102输出端输出第二预定电平状态下，对控制信号进行锁存。第一预定电平为高电平，第二预定电平为低电平。
[0034]作为进一步优选方案，锁存电路主要由741^(:1073芯片形成。其中741^(:1073芯片的0引脚为锁存电路的第一输入端，引脚为锁存电路的第二输入端，乂⑶为电源端，/02引脚为使能端，0引脚为锁存电路的第一输出端。0引脚连接控制器件的控制端。
[0035]作为进一步优选方案，预定电压为3.37，第二电阻的阻值为4.71(0。于系统被重启过程中，通过第二电阻以对预定电压进行分压，使得锁存电路的第二输入端⑶处于低电平状态，实现锁存功能。于系统正常工作状态下，控制单元的第二输出端输出高电平，进而使得锁存电路第二输入端⑶处于高电平状态，实现解锁功能。
[0036]作为进一步优选方案，还包括第二电阻支路，连接于控制单元的第二输入端与电源地之间。第二电阻支路的阻值为4.71(0。第二电阻支路主要由第三电阻…形成。
[0037]作为进一步优选方案，还包括第三电阻支路，连接于锁存电路的使能端/02与电源地之间。第三电阻支路的阻值为11(0，第三电阻支路主要由第四电阻财形成。当使能端/02输出高电平时，锁存电路工作于解锁状态，当使能端/02输出低电平时，锁存电路的第一输出端0处于高阻状态，通过第四电阻财使得锁存电路处于锁存状态。
[0038]作为进一步优选方案，锁存电路的电源端乂⑶连接电压输出端。电压输出端输出3.的电压，用于为锁存电路提供工作电压。
[0039]作为进一步优选方案，还包括一电容支路，连接与锁存电路的电压输出端与电源地之间。进一步地，电容支路的容值为0.1 V？。通过0.1 V？电容，滤除系统的高频成分干扰信号。
[0040]本实用新型提供的一种锁存装置，可以将控制单元输出的控制端信号做锁存处理。
[0041]以上仅为本实用新型较佳的实施例，并非因此限制本实用新型的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本实用新型说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本实用新型的保护范围内。
【权利要求】
1.一种锁存装置，应用终端通信设备，其特征在于:包括 锁存电路，连接于所述终端通信设备的控制单元与所述终端通信设备中与所述控制单元相匹配的控制器件之间，用以于所述终端通信设备内部的软件升级重启过程中，锁存所述控制单元输出的控制信号，并于所述移动终端通信设备重启完成后，解锁被所述的所述控制信号，所述控制信号被传输至所述控制器件。
2.根据权利要求1所述的锁存装置，其特征在于: 所述锁存电路的第一输入端连接所述控制单元的第一输出端，所述锁存电路的第二输入端连接所述控制单元的第二输出端；所述锁存电路的第一输入端连接第一电阻支路的第一节点； 所述第一电阻支路的连接于一输出预定电压的电压输出端与电源地之间，主要由第一电阻和第二电阻串联形成，所述第一电阻与所述第二电阻的连接点形成第一节点；所述锁存电路的第一输出端连接所述控制器件的控制端。
3.根据权利要求1所述的锁存装置，其特征在于: 所述控制单元主要由MCU形成，所述控制单元的第一输出端由所述MCU的GP1l输出端形成，所述控制单元的第二输出端主要由所述MCU的GP102输出端形成；所述GP1l输出端输出控制信号，所述GP102输出端输出控制所述控制信号的第一预定电平、第二预定电平; 所述锁存电路的第二输入端为所述锁存电路的控制端， 于所述GP102输出端输出第一预定电平的状态下，对所述控制信号解锁，于所述GP102输出端输出第二预定电平状态下，对所述控制信号进行锁存。
4.根据权利要求2所述的锁存装置，其特征在于:还包括第二电阻支路，连接于所述控制单元的第二输入端与所述电源地之间，所述第二电阻支路的阻值为4.7ΚΩ。
5.根据权利要求2所述的锁存装置，其特征在于:还包括第三电阻支路，连接于所述锁存电路的使能端与所述电源地之间。所述第三电阻支路的阻值为1ΚΩ。
6.根据权利要求2所述的锁存装置，其特征在于:所述第二电阻的阻值为4.7ΚΩ，所述预定电压为3.3V。
7.根据权利要求2所述的锁存装置，其特征在于:所述锁存电路的电源端连接所述电压输出端。
8.根据权利要求2所述的锁存装置，其特征在于:还包括一电容支路，连接于所述锁存电路的电源端与所述电源地之间，所述电容支路的容值为0.1 μ F。
9.根据权利要求2所述的锁存装置，其特征在于:还包括第三电阻支路，连接于所述锁存电路的使能端与所述电源地之间，第三电阻支路的阻值为1ΚΩ。
10.根据权利要求3所述的锁存装置，其特征在于:所述第一预定电平为高电平，所述第二预定电平为低电平。
【文档编号】G11C14/00GK204204424SQ201420646523
【公开日】2015年3月11日 申请日期:2014年10月31日 优先权日:2014年10月31日
【发明者】裴志刚 申请人:上海斐讯数据通信技术有限公司