眼图生成装置及方法、存储芯片测试系统与流程

本发明涉及数据信号测试技术领域，尤其涉及一种眼图生成装置及方法、存储芯片测试系统。

背景技术：

随着数据信号传输速率的提高，传统的波形参数测试已经难以衡量数据信号的传输质量。眼图作为一种新的评测数据信号传输质量的形式已经在数据信号的评测中广泛应用。眼图实际上就是高速数据信号不同位置的数据比特按照时钟的间隔叠加在一起自然形成的一个统计分布图。

眼图的形成需要以时钟为基准进行叠加。相关技术中，数据信号通常嵌入有时钟信号。形成眼图时，通常以数据信号自身的时钟信号为基准对数据信号的波形进行叠加，从而生成眼图。

然而，相关技术中，以数据信号自身的时钟信号为基准生成的眼图通常并不是眼图的最佳形态。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本发明的目的在于提供一种眼图生成装置及方法、存储芯片测试系统。该眼图生成装置可以通过调整采样时钟信号以获得最佳的眼图取样位置，从而生成最佳形态的眼图。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种眼图生成装置，该装置包括：眼图生成单元、评测单元、控制单元、信号生成单元以及采样单元。眼图生成单元用于根据样本信号生成一眼图；评测单元用于生成评测所述眼图是否合格的评测信号；控制单元用于接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元用于接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元用于根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元以生成新的眼图。

本发明的一种示例性实施例中，所述控制单元还用于生成电压调节信号，所述眼图生成装置还包括参考电压调节单元。参考电压调节单元与所述眼图生成单元、控制单元连接，用于在所述电压调节信号作用下生成一参考电压以供所述眼图生成单元根据所述参考电压调节所述眼图。

本发明的一种示例性实施例中，所述控制信号组包括第一控制信号组和第二控制信号组，所述第一控制信号组包括两个控制信号，所述第二控制信号组包括多个控制信号。

本发明的一种示例性实施例中，所述信号生成单元包括：第一d型触发器、第二d型触发器、第一数据选择器、第二数据选择器、第一缓冲器组、反相器组、第二缓冲器组。第一d型触发器的cp端接收一第一时钟信号，d端接收一第二时钟信号，所述第一时钟信号的频率为所述第二时钟信号频率的二倍；第二d型触发器的cp端接收所述第一时钟信号，d端与所述第一d型触发器的q端连接；第一数据选择器的第一数据输入端与所述第一d型触发器的q非端连接，第二数据输入端与所述第二d型触发器的q非端连接，第三数据输入端与所述第二d型触发器的q端连接，第四数据输入端与所述第一d型触发器的q端连接，第一控制端和第二控制端分别接收所述第一控制信号组中的两控制信号；第二数据选择器的第一数据输入端与所述第一d型触发器的q端连接，第二数据输入端与所述第一d型触发器的q非端连接，第三数据输入端与所述第二d型触发器的q非端连接，第四数据输入端与所述第二d型触发器的q端连接，第一控制端和第二控制端分别接收所述第一控制信号组中的两控制信号；第一缓冲器组包括并联的多个第一缓冲器，每个所述第一缓冲器的输入端与所述第一数据选择器的输出端连接，每个所述第一缓冲器的控制端分别接收所述第二控制信号组中的一个控制信号；反相器组包括多个反相器，每个反相器的输入端接收所述第二控制信号组中的一个控制信号；第二缓冲器组包括并联的多个第二缓冲器，每个所述第二缓冲器的输入端与所述第二数据选择器的输出端连接，每个所述第二缓冲器的控制端与一个所述反相器的输出端连接，其中每个所述第一缓冲器和所述第二缓冲器的输出端连接共同输出所述采样时钟信号。

本发明的一种示例性实施例中，所述第一缓冲器与所述第二缓冲器结构相同。

本发明的一种示例性实施例中，所述信号生成单元还包括驱动电路，所述驱动电路用于放大所述采样时钟信号。

本发明的一种示例性实施例中，所述驱动电路包括串联的多个缓冲器。

本发明的一种示例性实施例中，用于生成存储芯片中数据信号的眼图，所述存储芯片包括双向数据控制引脚，所述双向数据控制引脚输出所述第二时钟信号。

本发明的一种示例性实施例中，所述信号生成单元还包括倍频装置，所述倍频装置的输入端与所述双向数据控制引脚连接，所述倍频装置的输出端输出所述第一时钟信号。

本发明的一种示例性实施例中，所述第一控制信号组为最高有效位信号。

本发明的一种示例性实施例中，所述第一控制信号组为最低有效位信号。

根据本发明的一个方面，提供一种存储芯片测试系统，该系统包括：多个存储芯片、控制器以及上述的眼图生成装置。控制器分别与多个所述存储芯片连接，用于向多个所述存储芯片发送控制信号组以控制所述存储芯片进行数据信号交互；所述眼图生成装置一一对应连接在所述存储芯片上，用于分别检测所述存储芯片中数据信号的眼图。

本发明的一种示例性实施例中，所述存储芯片为双列直插式存储模块。

本发明的一种示例性实施例中，所述存储芯片为内存芯片。

根据本发明的一个方面，提供一种眼图生成方法，该方法包括：

根据样本信号生成一眼图，并生成用于评测所述眼图是否合格的评测信号；

接收所述评测信号，并在评测结果不合格时生成控制信号组；

接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；

根据所述采样时钟信号生成一新的样本信号，并根据新的所述样本信号生成新的眼图。

本发明提出一种眼图生成装置及方法、存储芯片测试系统。该眼图生成装置中眼图生成单元根据样本信号生成一眼图；评测单元生成评测所述眼图是否合格的评测信号；控制单元接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元以生成新的眼图。一方面，本公开可以生成一最佳状态的眼图；另一方面，本公开提供的眼图生成装置结构简单。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开眼图生成装置一种示例性实施例的结构示意图；

图2为本公开眼图生成装置另一种示例性实施例的结构示意图；

图3为本公开眼图生成装置一种示例性实施例中信号生成单元的电路图；

图4为本公开眼图生成装置一种示例性实施例中信号生成单元的工作时序图；

图5为本公开眼图生成装置一种示例性实施例中采样时钟信号的多相图。

图6为本公开眼图生成装置一种示例性实施例中生成的眼图；

图7为本公开存储芯片测试系统一种示例性实施例的结构示意图；

图8为本公开眼图生成方法一种示例性实施例的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本示例性实施例首先提供一种眼图生成装置，如图1所示，为本公开眼图生成装置一种示例性实施例的结构示意图。该装置包括：眼图生成单元1、评测单元2、控制单元3、信号生成单元4以及采样单元5。眼图生成单元1用于根据样本信号生成一眼图；评测单元2用于生成评测所述眼图是否合格的评测信号；控制单元3用于接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元4用于接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元5用于根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元1以生成新的眼图。评测单元2会对新的眼图重新进行评测，直到眼图生成单元生成的眼图合格，该合格眼图即为最佳眼图。

本示例性实施例提出一种眼图生成装置。该眼图生成装置通过信号生成单元接收所述控制信号组并根据所述控制信号组生成一采样时钟信号，该时钟采样信号可以作为眼图采样基准，生成新的眼图。一方面，本公开可以生成一最佳状态的眼图；另一方面，本公开提供的眼图生成装置结构简单。

眼图生成过程中，不仅需要根据采样时钟信号为基准对数据信号进行采样，并且还需要设置一参考电压作为眼图纵向坐标的基准点。本示例性实施例中，如图2所示，为本公开眼图生成装置另一种示例性实施例的结构示意图。所述控制单元还可以用于生成电压调节信号，所述眼图生成装置还可以包括参考电压调节单元6。参考电压调节单元6与所述眼图生成单元1、控制单元3连接，用于在所述电压调节信号作用下生成一参考电压以供所述眼图生成单元1根据所述参考电压调节所述眼图。

其中，控制单元可以在眼图不合格时，控制调整取样相位挡位与参考电压挡位，此处可以根据测量出来值的比例设计控制范围，例如要调整多少挡位(例如，5mv差异调整一个挡位)；其中，评测单元可以用于确认眼图的张大程度，可以利用调整的电压条件，设计两个差分比较器，一个比较上界电压，一个比较下界电压，最后此差值超过一个阈值的大小，代表眼睛够大。参考电压调节单元可以通过多电平输出功率方法器(multi-leveloutputpoweramplifier)实现。

本示例性实施例中，眼图生成单元1、评测单元2、控制单元3、信号生成单元4以及采样单元5每生成一新的眼图后，可以在一复位信号控制下进行复位，以便对新的眼图进行评测以及重新生成眼图。

本示例性实施例中，所述控制信号组可以包括第一控制信号组和第二控制信号组。所述第一控制信号组可以包括两个控制信号，所述第二控制信号组可以包括多个控制信号。所述第一控制信号组可以为控制单元生成的两个最高有效位信号msb。所述第二控制信号组可以为所述控制单元生成的多个最低有效位信号lsb。

本示例性实施例中，如图3所示，为本公开眼图生成装置一种示例性实施例中信号生成单元的电路图。所述信号生成单元1可以包括：第一d型触发器dff1、第二d型触发器dff2、第一数据选择器mux1、第二数据选择器mux2、第一缓冲器组7、反相器组pi、第二缓冲器组8。第一d型触发器dff1的cp端接收一第一时钟信号clock1，d端接收一第二时钟信号clock2，所述第一时钟信号clock1的频率为所述第二时钟信号频率的二倍；第二d型触发器dff2的cp端接收所述第一时钟信号clock1，d端与所述第一d型触发器dff1的q端连接；第一数据选择器mux1的第一数据输入端与所述第一d型触发器的q非端连接，第二数据输入端与所述第二d型触发器的q非端连接，第三数据输入端与所述第二d型触发器的q端连接，第四数据输入端与所述第一d型触发器的q端连接，第一控制端和第二控制端可以分别接收所述第一控制信号组中的两个最高有效位信号msb；第二数据选择器mux2的第一数据输入端与所述第一d型触发器的q端连接，第二数据输入端与所述第一d型触发器的q非端连接，第三数据输入端与所述第二d型触发器的q非端连接，第四数据输入端与所述第二d型触发器的q端连接，第一控制端和第二控制端可以分别接收所述第一控制信号组中的两个最高有效位信号msb；第一缓冲器组7包括并联的多个第一缓冲器b1，每个所述第一缓冲器的输入端与所述第一数据选择器mux1的输出端连接，每个所述第一缓冲器的控制端分别接收所述第二控制信号组中的一个最低有效位信号lsb；反相器组pi包括多个反相器，每个反相器的输入端接收一个所述第二控制信号组中的最低有效位信号lsb；第二缓冲器组8包括并联的多个第二缓冲器b2，每个所述第二缓冲器的输入端与所述第二数据选择器mux2的输出端连接，每个所述第二缓冲器b2的控制端与一个所述反相器的输出端连接，其中，每个所述第一缓冲器和所述第二缓冲器的输出端连接共同输出所述采样时钟信号samplephaseoutput。msb用于控制产生0,90,180,270,四个主要相位；lsb控制第一缓冲器组7和第二缓冲器组8的拉扯，如输入相位为0,90，若选取单一边，左边全开为0,右边全开为90，其他组合为中间相位。

本示例性实施例中，如图3所示，第一缓冲器组和第二缓冲器组中缓冲器的个数可以同为n，此时，第二控制信号组可以包括n个控制信号。图3中，仅以一条总线表示第二控制信号组中n个控制信号的传输线，以及仅以一条总线表示第一控制信号组中的两个控制信号的传输线。

如图4、5所示，图4为本公开眼图生成装置一种示例性实施例中信号生成单元的工作时序图；图5为本公开眼图生成装置一种示例性实施例中采样时钟信号的多相图。图4中，clock1为第一时钟信号的时序图，clock2为第二时钟信号的时序图，dff1q为第一d型触发器q端的信号时序图，dff1q非为第一d型触发器q非端的信号时序图，dff2q为第二d型触发器q端的信号时序图，dff2q非为第二d性触发器q非端的信号时序图。在第一控制信号组作用下，第一数据选择器mux1和第二数据选择器mux2可以输出相位相反的脉冲信号。第二控制信号组作用于第一缓冲器组7，选通第一缓冲器组7中的部分第一缓冲器b1以使采样时钟信号的相位向第一方向(如箭头所示)移动。第二控制信号组经过反相器处理后作用于第二缓冲器组8，选通第二缓冲器组中部分第二缓冲器b2以使采样时钟信号的相位向第二方向(如箭头所示)移动，其中，第一方向与第二方向相反，第二控制信号组控制所述时钟采样信号的相位变化范围为180度。如图5所示，通过不同的第二控制信号组可以形成不同相位的采样时钟信号。图5示出了16中不同相位的采样时钟信号。采样单元可以根据不同相位的采样时钟信号通过多次采样生成最佳样本信号，从而生成最佳的眼图。其中，所述第一缓冲器b1与所述第二缓冲器b2的结构可以相同。

如图6所示，为本公开眼图生成装置一种示例性实施例中生成的眼图。图6中用time批注的虚线为眼图生成中的时间基准即上述的采样时钟信号的采样点，该采样时钟信号作用于数据信号波形的波谷和波峰位置，从而得出最佳的眼图。

本示例性实施例中，如图3所示，所述信号眼图生成单元1还包括驱动电路9，所述驱动电路可以用于放大所述采样时钟信号。其中，所述驱动电路9可以包括串联的多个缓冲器b3。

本示例性实施例中，该眼图生成装置可以用于生成存储芯片中数据信号的眼图，所述存储芯片可以包括双向数据控制引脚，所述双向数据控制引脚输出所述第二时钟信号clock2。所述信号生成单元1还可以包括一倍频装置，所述倍频装置的输入端可以与所述双向数据控制引脚连接，所述倍频装置的输出端输出所述第一时钟信号clock1。

本示例性实施例还提供一种存储芯片测试系统，如图7所示，为本公开存储芯片测试系统一种示例性实施例的结构示意图。该系统包括：多个存储芯片72、控制器71以及上述的眼图生成装置73。控制器71分别与多个所述存储芯片72连接，用于向多个所述存储芯片发送控制信号组以控制所述存储芯片进行数据信号交互；所述眼图生成装置一一对应连接在所述存储芯片上，用于分别检测所述存储芯片中数据信号的眼图。其中，所述存储芯片可以为双列直插式存储模块或者所述存储芯片可以为内存芯片。

相关技术中，控制器71向不同存储芯片72发送控制信号组，由于控制器71与不同存储芯片72之间的连接路径不同，从而会导致不同存储芯片接收到的控制信号组存在延时。不同存储芯片数据交互时生成最佳眼图的采样时钟信号不同。本示例性实施例提供的存储芯片测试系统，通过在每个存储芯片连接一上述的眼图生成装置，从而可以生成每一个存储芯片的最佳眼图。

本示例性实施例还提供一种眼图生成方法，如图8所示，为本公开眼图生成方法一种示例性实施例的流程图，该方法包括：

步骤s1：根据样本信号生成一眼图，并生成用于评测所述眼图是否合格的评测信号；

步骤s2：接收所述评测信号，并在评测结果不合格时生成控制信号组；

步骤s3：接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；

步骤s4：根据所述采样时钟信号生成一新的样本信号，并根据新的所述样本信号生成新的眼图。

本示例性实施例提供的眼图生成方法与上述的眼图生成装置具有相同的技术特征和工作原理，此处不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。