感测放大结构和存储器架构的制作方法

本申请涉及半导体电路设计领域，涉及一种感测放大结构和存储器架构。

背景技术：

1、动态随机存取存储存储器(dynamic random access memory，dram)通过单元电容中的电荷来写入数据；单元电容连接至位线和互补位线，在dram中，当执行读取操作或刷新操作时，读出放大器读出并放大位线和互补位线之间的电压差。

2、构成读出放大器的半导体器件可能由于工艺变化、温度等因素的影响从而具有不同的器件特性(例如，阈值电压)。不同的器件特性会导致读出放大器中的产生偏移噪声，而偏移噪声会降低读出放大器的有效读出裕度，并且会降低dram的性能。

3、申请人发现，目前对dram的偏移噪声的消除过程中，位线和互补读出位线电连接，互补位线和读出位线电连接，通过位线和互补位线的电压差来抵消偏移噪声，然而由于感测放大电路中pmos管的栅极分别连接读出位线和互补读出位线，容易造成读出位线和互补读出位线的电压波动，从而影响位线和互补位线的电压，降低dram读出的准确性，并且降低dram的性能。

4、因此，如何稳定地消除感测放大电路中的偏移噪声，同时避免位线和互补位线上的电压波动，是当下亟待解决的问题。

技术实现思路

1、本申请实施例涉及一种感测放大结构和存储器架构，提供一种感测放大电路，以稳定地消除感测放大电路中的偏移噪声，同时避免位线和互补位线上的电压波动。

2、本申请实施例提供了一种感测放大结构，设置在相邻存储阵列之间，包括：第一pmos管，其栅极连接第二互补读出位线，其源极连接第一信号端；第一nmos管，其栅极连接初始位线，其源极连接第二信号端；第一pmos管的漏极和第一nmos管的漏极连接第一互补读出位线，其中，第一信号端用于接收第一电平信号，第二信号端用于接收第二电平信号；第二pmos管，其栅极连接第二互补读出位线，其源极连接第一信号端；第二nmos管，其栅极连接初始互补位线，其源极连接第二信号端；第二pmos管的漏极和第二nmos管的漏极连接第一互补读出位线，其中，初始位线连接相邻存储阵列中一存储阵列的存储单元，初始互补位线连接相邻存储阵列中另一存储阵列的存储单元；偏移消除模块，部分连接在初始位线与第一互补读出位线之间，部分连接在初始互补位线和第一读出位线之间，用于根据偏移消除信号，使所处初始位线与第一互补读出位线电连接，并使初始互补位线与第一读出位线电连接；控制模块，连接第二读出位线和第二互补读出位线，用于根据控制信号，向第一pmos管和第二pmos管提供偏置电压。

3、本申请实施例还提供了一种存储器架构，包括：多个存储阵列，在初始位线延伸方向和字线延伸方向排列，初始位线延伸方向和字线延伸方向相垂直；上述感测放大结构，在初始位线延伸方向上，设置在相邻存储阵列之间；其中，感测放大结构通过初始位线连接相邻存储阵列中一存储阵列的存储单元，通过初始互补位线连接相邻存储阵列中另一存储阵列的存储单元；控制模块，在字线延伸方向上，设置在相邻存储阵列之间，控制模块用于向感测放大结构提供数据读出信号、控制信号和偏置电压。

4、当控制模块基于控制信号导通时，向第一pmos管的栅极和第二pmos管的栅极提供偏置电压，第一pmos管基于偏置电压导通，第一信号端与第一互补读出位线电连接，第一电平信号传输至第一互补读出位线，第二pmos管基于偏置电压导通，第一信号端与第一读出位线电连接，第一电平信号传输至第一读出位线，从而实现pmos管的偏移消除；当偏移消除模块基于偏移消除信号导通后，初始位线与第一互补读出位线电连接并共享电压，初始互补位线与第一读出位线电连接并共享电压，初始位线的电压作为第一nmos管的栅极电压以导通第一nmos管，第二信号端与第一互补读出位线电连接，第二电平信号传输至第一互补读出位线，初始互补位线的电压作为第二nmos管的栅极电压以导通第二nmos管，第二信号端与第一读出位线电连接，第二电平信号传输至第一读出位线，从而实现nmos管的偏移消除；由于第一pmos管和第二pmos管基于稳定的偏置电压导通，即保持第一读出位线和第一互补读出位线的电压稳定，进一步稳定初始位线和初始互补位线的电压，以避免位线和互补位线上的电压波动，稳定地消除感测放大电路中的偏移噪声。

技术特征：

1.一种感测放大结构，设置在相邻存储阵列之间，其特征在于，包括：

2.根据权利要求1所述的感测放大结构，其特征在于，所述控制信号与所述偏移消除信号相同。

3.根据权利要求1或2所述的感测放大结构，其特征在于，所述控制信号包括第一控制信号和第二控制信号，所述控制模块包括：

4.根据权利要求3所述的感测放大结构，其特征在于，所述第一控制单元包括第一控制mos管，所述第二控制单元包括第二控制mos管；

5.根据权利要求1所述的感测放大结构，其特征在于，还包括：

6.根据权利要求5所述的感测放大结构，其特征在于，所述第一隔离单元包括第一隔离mos管，所述第二隔离单元包括第二隔离mos管；

7.根据权利要求1所述的感测放大结构，其特征在于，还包括：

8.根据权利要求7所述的感测放大结构，其特征在于，所述第三隔离单元包括第三隔离mos管，所述第四隔离单元包括第四隔离mos管，

9.根据权利要求1所述的感测放大结构，其特征在于，还包括：均衡单元，其一端连接所述第一读出位线，其另一端连接所述第一互补读出位线，用于根据均衡信号，使所述第一读出位线的电压与所述第一互补读出位线的电压相同。

10.根据权利要求9所述的感测放大结构，其特征在于，所述均衡单元包括均衡mos管，所述均衡mos管的源极连接所述第一读出位线，漏极连接所述第一互补读出位线，栅极用于接收所述均衡信号。

11.根据权利要求1所述的感测放大结构，其特征在于，所述偏移消除模块，包括：

12.一种存储器架构，其特征在于，包括：

13.根据权利要求12所述的存储器架构，其特征在于，所述数据读出信号包括偏移消除信号、第一隔离信号、第二隔离信号、均衡信号的至少一者，所述控制模块包括：

14.根据权利要求13所述的存储器架构，其特征在于，所述信号控制单元和所述偏压控制单元设置在所述感测放大结构的相对两侧。

15.根据权利要求13所述的存储器架构，其特征在于，所述控制信号和所述偏移消除信号相同。

16.根据权利要求12所述的存储器架构，其特征在于，所述控制模块，还包括：

技术总结
本申请涉及半导体电路设计领域，涉及一种感测放大结构和存储器架构，包括：第一PMOS管，栅极连接第二互补读出位线，源极连接第一信号端；第一NMOS管，栅极连接初始位线；第一PMOS管的漏极和第一NMOS管的漏极连接第一互补读出位线；第二PMOS管，栅极连接第二互补读出位线；第二NMOS管，栅极连接初始互补位线，源极连接第二信号端；第二PMOS管的漏极和第二NMOS管的漏极连接第一互补读出位线；偏移消除模块，连接初始位线和第一互补读出位线，且连接初始互补位线和第一读出位线；控制模块，连接第二读出位线和第二互补读出位线，用于根据控制信号，向第一PMOS管和第二PMOS管提供偏置电压，以稳定地消除感测放大电路中的偏移噪声，同时避免位线和互补位线上的电压波动。

技术研发人员：池性洙
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/12