一种存储阵列结构测试方法、装置及存储介质与流程

本申请涉及集成电路设计领域，尤其涉及一种存储阵列结构测试方法、装置及存储介质。

背景技术：

1、在集成电路设计过程中，往往需要进行反向设计。反向设计，即是对已有芯片的内部结构进行分析与借鉴。

2、然而，由于芯片的微尺寸与大规模集成度等特点，进行反向设计需要借助专用的反向测试设备，成本高昂且操作复杂。且随着芯片的关键尺寸不断降低，反向测试设备越来越难以满足反向设计的需要。

技术实现思路

1、本申请实施例期望提出一种存储阵列结构测试方法、装置及存储介质，能够不借助传统的反向测试设备而完成对存储阵列结构的确定，从而降低反向设计的成本、简化反向设计的流程。

2、本申请的技术方案是这样实现的：

3、本申请实施例提供一种存储阵列结构测试方法，所述方法包括：

4、对应于每种预设测试模式，向待测存储阵列中写入存储数据；所述每种预设测试模式属于预设测试模式库中的一种；

5、对所述待测存储阵列重复进行行攻击测试，若所述存储数据出现比特翻转错误，则停止所述行攻击测试，得到所述待测存储阵列在所述每种预设测试模式下对应的行攻击测试次数；所述比特翻转错误表征所述存储数据发生改变；

6、基于所述行攻击测试次数，在所述预设测试模式库中确定出所述待测存储阵列对应的目标预设测试模式；

7、基于所述目标预设测试模式，确定所述待测存储阵列的阵列结构。

8、本申请实施例还提供一种存储阵列结构测试装置，所述装置包括：

9、写入单元，用于对应于每种预设测试模式，向待测存储阵列中写入存储数据；所述每种预设测试模式属于预设测试模式库中的一种；

10、行攻击测试单元，用于对所述待测存储阵列重复进行行攻击测试，若所述存储数据出现比特翻转错误，则停止所述行攻击测试，得到所述待测存储阵列在所述每种预设测试模式下对应的行攻击测试次数；所述比特翻转错误表征所述存储数据发生改变；

11、确定单元，用于基于所述行攻击测试次数，在所述预设测试模式库中确定出所述待测存储阵列对应的目标预设测试模式；以及，基于所述目标预设测试模式，确定所述待测存储阵列的阵列结构。

12、本申请实施例还提供一种存储阵列结构测试装置，所述装置包括：

13、存储器，用于存储可执行指令；

14、处理器，用于执行所述存储器中存储的可执行指令时，实现上述方案中的存储阵列结构测试方法。

15、由此可见，本申请实施例提供了一种存储阵列结构测试方法、装置及存储介质，能够对应于每种预设测试模式，向待测存储阵列中写入存储数据；而后，对待测存储阵列重复进行行攻击测试，若存储数据出现比特翻转错误，则停止行攻击测试，得到待测存储阵列在每种预设测试模式下对应的行攻击测试次数，其中，比特翻转错误表征存储数据发生改变；而后，基于行攻击测试次数，在预设测试模式库中确定出待测存储阵列对应的目标预设测试模式；最后，基于目标预设测试模式，确定待测存储阵列的阵列结构。这样，不需要借助传统的反向测试设备即完成了对存储阵列结构的确定，避免了使用传统反向设计方法而带来的成本高昂、流程复杂等问题，从而降低了反向设计的成本，简化了反向设计的流程。

技术特征：

1.一种存储阵列结构测试方法，其特征在于，包括：

2.根据权利要求1所述的存储阵列结构测试方法，其特征在于，所述待测存储阵列包括：攻击存储单元行和受害存储单元行；所述攻击存储单元行与所述受害存储单元行在所述待测存储阵列的阵列结构中位于相邻位置；

3.根据权利要求2所述的存储阵列结构测试方法，其特征在于，所述对应于每种预设测试模式，向待测存储阵列中写入存储数据，包括：

4.根据权利要求3所述的存储阵列结构测试方法，其特征在于，所述基于所述目标预设测试模式，确定所述待测存储阵列的阵列结构，包括：

5.根据权利要求4所述的存储阵列结构测试方法，其特征在于，所述第一阵列结构表征为将第m个信号的n个连续传输位集中放置；其中，m大于等于0，且小于等于m-1；m和n为8的倍数。

6.根据权利要求3所述的存储阵列结构测试方法，其特征在于，所述基于所述目标预设测试模式，确定所述待测存储阵列的阵列结构，包括：

7.根据权利要求6所述的存储阵列结构测试方法，其特征在于，所述第二阵列结构表征为将m个信号的第n个连续传输位集中放置；其中，n大于等于0，且小于等于n-1；m和n为8的倍数。

8.根据权利要求4或6所述的存储阵列结构测试方法，其特征在于，

9.根据权利要求8所述的存储阵列结构测试方法，其特征在于，所述对应于所述每种预设测试模式，向所述攻击存储单元行写入攻击行存储数据，以及，向所述受害存储单元行写入受害行存储数据，包括：

10.根据权利要求8所述的存储阵列结构测试方法，其特征在于，所述对应于所述每种预设测试模式，向所述攻击存储单元行写入攻击行存储数据，以及，向所述受害存储单元行写入受害行存储数据，还包括：

11.根据权利要求2所述的存储阵列结构测试方法，其特征在于，所述行攻击测试包括：快速访问；所述对所述待测存储阵列重复进行行攻击测试，包括：

12.根据权利要求11所述的存储阵列结构测试方法，其特征在于，所述对所述攻击存储单元行重复进行快速访问，包括：

13.根据权利要求1所述的存储阵列结构测试方法，其特征在于，所述基于所述行攻击测试次数，在所述预设测试模式库中确定出所述待测存储阵列的目标预设测试模式，包括：

14.根据权利要求1所述的存储阵列结构测试方法，其特征在于，所述待测存储阵列包含于sdram中。

15.根据权利要求1所述的存储阵列结构测试方法，其特征在于，所述对应于每种预设测试模式，向待测存储阵列中写入存储数据之前，所述方法还包括：

16.一种存储阵列结构测试装置，其特征在于，包括：

17.根据权利要求16所述的存储阵列结构测试装置，其特征在于，所述装置还包括：

18.一种存储阵列结构测试装置，其特征在于，包括：

19.一种存储介质，其特征在于，存储有可执行指令，用于引起处理器执行时，实现权利要求1至15任一项所述的方法。

技术总结
本申请提供了一种存储阵列结构测试方法、装置及存储介质；方法包括：对应于每种预设测试模式，向待测存储阵列中写入存储数据；每种预设测试模式属于预设测试模式库中的一种；对待测存储阵列重复进行行攻击测试，若存储数据出现比特翻转错误，则停止行攻击测试，得到待测存储阵列在每种预设测试模式下对应的行攻击测试次数；比特翻转错误表征存储数据发生改变；基于行攻击测试次数，在预设测试模式库中确定出待测存储阵列对应的目标预设测试模式；基于目标预设测试模式，确定待测存储阵列的阵列结构。本申请能够降低反向设计的成本，简化反向设计的流程。

技术研发人员：刘建斌,马茂松
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/12