半导体存储器装置及操作该半导体存储器装置的方法与流程

本公开涉及半导体存储器装置，更具体地，涉及被配置为在编程挂起期间保持验证数据的半导体存储器装置以及操作该半导体存储器装置的方法。

背景技术：

1、存储器装置可以形成为其中串水平地布置在半导体基板上的二维结构，或者可以形成为其中串垂直地层叠在半导体基板上的三维结构。三维存储器装置是为了解决二维存储器装置的集成度限制而设计的存储器装置，并且可以包括垂直地层叠在半导体基板上的多个存储器单元。

技术实现思路

1、根据本公开的实施方式，一种操作半导体存储器装置的方法包括：响应于编程命令，开始使用主验证电压和辅验证电压对被选存储器单元的编程操作；在编程操作期间接收到编程挂起命令；以及响应于编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式。

2、根据本公开的另一实施方式，一种操作包括每个存储n位的存储器单元的半导体存储器装置的方法包括：接收编程恢复命令；确定第一编程状态至第(2n-1)编程状态当中的第k编程状态是否验证通过；以及识别与要被编程到第x编程状态的存储器单元当中的、阈值电压在第x辅验证电压和第x主验证电压之间的存储器单元相对应的页缓冲器，并且将对应于第k编程状态的辅验证数据模式存储在所识别的页缓冲器中。这里，n为大于1的整数，k为大于1且小于或等于2n-2的整数，而x为大于k且小于或等于2n-1的整数。

3、根据本公开的又一实施方式，一种半导体存储器装置包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括每个存储n位的多个存储器单元。外围电路对存储器单元阵列执行编程操作。控制逻辑控制外围电路的编程操作。当在对多个存储器单元当中的被选存储器单元的编程操作期间接收到编程挂起命令时，控制逻辑控制外围电路，以将对应于第一编程状态至第(2n-1)编程状态当中的未编程通过的第x阈值电压状态的辅电压验证结果信息改变为对应于第一编程状态至第(2n-1)编程状态当中的编程通过的第k编程状态的第k数据模式。这里，n为大于1的整数，k为大于1且小于或等于2n-2的整数，而x为大于k且小于或等于2n-1的整数。

技术特征：

1.一种操作半导体存储器装置的方法，该方法包括以下步骤：

2.根据权利要求1所述的方法，其中，所述半导体存储器装置包括多级单元mlc，并且响应于所述编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式的步骤包括以下步骤：

3.根据权利要求2所述的方法，该方法还包括以下步骤：

4.根据权利要求1所述的方法，其中，所述半导体存储器装置包括多级单元mlc，并且响应于所述编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式的步骤包括以下步骤：

5.根据权利要求4所述的方法，该方法还包括以下步骤：

6.根据权利要求1所述的方法，其中，所述半导体存储器装置包括多级单元mlc，并且响应于所述编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式的步骤包括以下步骤：

7.根据权利要求6所述的方法，该方法还包括以下步骤：

8.根据权利要求1所述的方法，其中，所述半导体存储器装置包括多级单元mlc，并且响应于所述编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式的步骤包括以下步骤：

9.根据权利要求8所述的方法，该方法还包括以下步骤：

10.根据权利要求1所述的方法，其中，所述半导体存储器装置包括三级单元tlc，并且响应于所述编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式的步骤包括以下步骤：

11.根据权利要求10所述的方法，该方法还包括以下步骤：

12.根据权利要求1所述的方法，其中，所述半导体存储器装置包括每个存储n位的存储器单元，并且响应于所述编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式的步骤包括以下步骤：

13.根据权利要求12所述的方法，该方法还包括以下步骤：

14.一种操作半导体存储器装置的方法，该半导体存储器装置包括每个存储n位的存储器单元，该方法包括以下步骤：

15.根据权利要求14所述的方法，其中，所述辅验证数据模式是能够将阈值电压在所述第x辅验证电压和所述第x主验证电压之间的存储器单元与其余存储器单元区分开的数据模式。

16.根据权利要求14所述的方法，该方法还包括以下步骤：

17.一种半导体存储器装置，该半导体存储器装置包括：

18.根据权利要求17所述的半导体存储器装置，其中，所述控制逻辑控制所述外围电路，以识别与阈值电压在对应于所述第x阈值电压状态的第x主验证电压和第x辅验证电压之间的存储器单元相对应的第一页缓冲器，并且将存储于所识别的第一页缓冲器中的数据模式改变为所述第k数据模式。

19.根据权利要求18所述的半导体存储器装置，其中，当接收到编程恢复命令时，所述控制逻辑控制所述外围电路以识别所述第一页缓冲器并将与第x编程状态相对应的辅验证数据模式存储在所述第一页缓冲器中。

20.根据权利要求19所述的半导体存储器装置，其中，在将对应于所述第x编程状态的所述辅验证数据模式存储在所述第一页缓冲器之后，所述控制逻辑控制所述外围电路以使用所述第x辅验证电压和所述第x主验证电压来恢复对所述被选存储器单元的所述编程操作。

技术总结
本申请涉及半导体存储器装置及操作该半导体存储器装置的方法。一种操作半导体存储器装置的方法包括：响应于编程命令，开始使用主验证电压和辅验证电压对被选存储器单元的编程操作；在编程操作期间接收编程挂起命令；以及响应于编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式。

技术研发人员：文映朝,郭东勋
受保护的技术使用者：爱思开海力士有限公司
技术研发日：
技术公布日：2024/1/15