一种存储器及电子设备的制作方法

本申请涉及存储器，尤其涉及一种存储器及电子设备。

背景技术：

1、目前，存算一体芯片的存算电路通常由多个晶体管组成。基于硅基的晶体管迁移率高，宽长比可实现纳米级别，存算一体芯片大部分都以硅基为衬底，从而实现存算单元面积小，数量多，计算量高的目的。但为扩展存算芯片的应用场景，降低成本，柔性的存算芯片是一种最佳选择。

2、为实现携带存算一体芯片的柔性产品，可在柔性衬底上制备存算电路，但由于柔性衬底的限制，相比于在硅基衬底制作晶体管，在柔性衬底上制作的晶体管的宽长比更大，即存算电路的面积增大，不改变芯片尺寸的情况下，导致了芯片包括的存算电路的数量减小，导致芯片算量减小。

技术实现思路

1、本申请实施例提供了一种存储器及电子设备，用以提高存储器的计算量。

2、本申请实施例提供的一种存储器，存储器包括多个存储单元，存储单元包括：衬底基板，位于衬底基板一侧的存储电路和传输电路；传输电路与存储电路电连接；

3、存储电路用于存储数据；传输电路用于向存储电路写入数据或从存储电路读取数据；

4、传输电路与存储电路堆叠设置；

5、传输电路在衬底基板的正投影与存储电路在衬底基板的正投影具有交叠。

6、在一些实施例中，存储电路包括：第一反相器和第二反相器，传输电路包括：第一晶体管和第二晶体管；

7、第一晶体管在衬底基板的正投影位于第一反相器在衬底基板的正投影内；

8、第二晶体管在衬底基板的正投影位于第二反相器在衬底基板的正投影内。

9、在一些实施例中，第一反相器包括：第三晶体管和第四晶体管；第二反相器包括：第五晶体管和第六晶体管；

10、第三晶体管的栅极与第四晶体管的栅极电连接，第三晶体管的漏极与第四晶体管的源极电连接；第五晶体管的栅极与第六晶体管的栅极电连接，第五晶体管的漏极与第六晶体管的源极电连接；第三晶体管的源极与第五晶体管的源极电连接，第四晶体管的漏极与第六晶体管的漏极电连接；

11、第一晶体管的漏极与第三晶体管的漏极、第四晶体管的源极、第五晶体管的栅极、第六晶体管的栅极电连接；

12、第二晶体管的漏极与第五晶体管的漏极、第六晶体管的源极、第三晶体管的栅极、第四晶体管的栅极电连接；

13、第一晶体管在衬底基板的正投影位于第三晶体管在衬底基板的正投影内；

14、第二晶体管在衬底基板的正投影位于第五晶体管在衬底基板的正投影内。

15、在一些实施例中，第一晶体管位于第三晶体管的栅极背离衬底基板的一侧；第一晶体管在衬底基板的正投影位于第三晶体管的源极和漏极在衬底基板的正投影之间的区域；

16、第二晶体管位于第五晶体管的栅极背离衬底基板的一侧；第二晶体管在衬底基板的正投影位于第五晶体管的源极和漏极在衬底基板的正投影之间的区域。

17、在一些实施例中，第一晶体管的源极和漏极与第三晶体管的源极和漏极同层设置；

18、第二晶体管的源极和漏极与第五晶体管的源极和漏极同层设置。

19、在一些实施例中，第一晶体管的源极和漏极与第二晶体管的源极和漏极同层设置，第一晶体管的栅极与第二晶体管的栅极同层设置，第一晶体管的有源层与第二晶体管的有源层同层设置；

20、第三晶体管的源极和漏极、第四晶体管的源极和漏极、第五晶体管的源极和漏极以及第六晶体管的源极和漏极同层设置，第三晶体管的栅极、第四晶体管的栅极、第五晶体管的栅极以及第六晶体管的栅极同层设置，第三晶体管的有源层、第四晶体管的有源层、第五晶体管的有源层以及第六晶体管的有源层同层设置。

21、在一些实施例中，第一晶体管的有源层的材料和第二晶体管的有源层的材料包括氧化物半导体；

22、第三晶体管的有源层的材料、第四晶体管的有源层的材料、第五晶体管的有源层的材料以及第六晶体管的有源层的材料包括低温多晶硅。

23、在一些实施例中，存储器单元还包括：第一遮光部和第二遮光部；

24、第一遮光部位于第一晶体管的有源层与第三晶体管的栅极之间，且第一晶体管的有源层在衬底基板的正投影落入第一遮光部在衬底基板的正投影内；

25、第二遮光部位于第二晶体管的有源层与第五晶体管的栅极之间，且第人晶体管的有源层在衬底基板的正投影落入第二遮光部在衬底基板的正投影内。

26、在一些实施例中，第一晶体管的有源层的材料、第二晶体管的有源层的材料、第三晶体管的有源层的材料、第四晶体管的有源层的材料、第五晶体管的有源层的材料以及第六晶体管的有源层的材料包括低温多晶硅。

27、在一些实施例中，第一晶体管的有源层与第三晶体管的有源层之间还包括缓冲层，缓冲层的厚度大于1微米。

28、在一些实施例中，传输电路还包括：字线，第一位线以及第二位线；

29、第一晶体管的栅极以及第二晶体管的栅极与字线电连接，第一晶体管的源极与第一位线电连接，第二晶体管的源极与第二位线电连接；

30、存储电路还包括：低电平信号线以及高电平信号线；低电平信号线与第四晶体管的漏极以及第六晶体管的漏极电连接，高电平信号线与第三晶体管的源极以及第五晶体管的源极电连接。

31、在一些实施例中，字线与第一晶体管的栅极以及第二晶体管的栅极同层设置；

32、第一位线位于第一晶体管的源极和漏极背离衬底基板的一侧，第二位线位于第二晶体管的源极和漏极背离衬底基板的一侧；

33、低电平信号线与第四晶体管的漏极以及第六晶体管的漏极同层设置，高电平信号线与第三晶体管的源极以及第五晶体管的源极同层设置。

34、在一些实施例中，第一晶体管、第二晶体管、第四晶体管以及第六晶体管为n型晶体管，第三晶体管以及第五晶体管为p型晶体管。

35、本申请实施例提供的一种电子设备，包括本申请实施例提供的存储器。

36、本申请实施例提供的存储器及电子设备，由于每一存储单元包括的传输电路与存储电路堆叠设置，相比于传输电路与存储电路同层设置的情况，可以减小存储单元整体占据面积，在存储器尺寸不改变的情况下，可以增加存储单元的数量，进而提高存储器的存储计算量。

技术特征：

1.一种存储器，其特征在于，所述存储器包括多个存储单元，所述存储单元包括：衬底基板，位于所述衬底基板一侧的存储电路和传输电路；所述传输电路与所述存储电路电连接；

2.根据权利要求1所述的存储器，其特征在于，所述存储电路包括：第一反相器和第二反相器，所述传输电路包括：第一晶体管和第二晶体管；

3.根据权利要求2所述的存储器，其特征在于，所述第一反相器包括：第三晶体管和第四晶体管；所述第二反相器包括：第五晶体管和第六晶体管；

4.根据权利要求3所述的存储器，其特征在于，所述第一晶体管位于所述第三晶体管的栅极背离所述衬底基板的一侧；所述第一晶体管在所述衬底基板的正投影位于所述第三晶体管的源极和漏极在所述衬底基板的正投影之间的区域；

5.根据权利要求4所述的存储器，其特征在于，所述第一晶体管的源极和漏极与所述第三晶体管的源极和漏极同层设置；

6.根据权利要求5所述的存储器，其特征在于，所述第一晶体管的源极和漏极与所述第二晶体管的源极和漏极同层设置，所述第一晶体管的栅极与所述第二晶体管的栅极同层设置，所述第一晶体管的有源层与所述第二晶体管的有源层同层设置；

7.根据权利要求6所述的存储器，其特征在于，所述第一晶体管的有源层的材料和所述第二晶体管的有源层的材料包括氧化物半导体；

8.根据权利要求7所述的存储器，其特征在于，所述存储器单元还包括：第一遮光部和第二遮光部；

9.根据权利要求6所述的存储器，其特征在于，所述第一晶体管的有源层的材料、所述第二晶体管的有源层的材料、所述第三晶体管的有源层的材料、所述第四晶体管的有源层的材料、所述第五晶体管的有源层的材料以及所述第六晶体管的有源层的材料包括低温多晶硅。

10.根据权利要求9所述的存储器，其特征在于，所述第一晶体管的有源层与所述第三晶体管的有源层之间还包括缓冲层，所述缓冲层的厚度大于1微米。

11.根据权利要求3～10任一项所述的存储器，其特征在于，所述传输电路还包括：字线，第一位线以及第二位线；

12.根据权利要求11所述的存储器，其特征在于，所述字线与所述第一晶体管的栅极以及所述第二晶体管的栅极同层设置；

13.根据权利要求3～10、12任一项所述的存储器，其特征在于，所述第一晶体管、所述第二晶体管、所述第四晶体管以及所述第六晶体管为n型晶体管，所述第三晶体管以及所述第五晶体管为p型晶体管。

14.一种电子设备，其特征在于，包括根据权利要求1～13任一项所述的存储器。

技术总结
本申请公开了一种存储器及电子设备，用以提高存储器的计算量。本申请实施例提供的一种存储器，存储器包括多个存储单元，存储单元包括：衬底基板，位于衬底基板一侧的存储电路和传输电路；传输电路与存储电路电连接；存储电路用于存储数据；传输电路用于向存储电路写入数据或从存储电路读取数据；传输电路与存储电路堆叠设置；传输电路在衬底基板的正投影与存储电路在衬底基板的正投影具有交叠。

技术研发人员：李卓,冯煊,韩承佑,张慧,刘立伟,杨明,张定昌
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：
技术公布日：2024/1/12