本公开实施例涉及但不限于芯片设计,尤其涉及一种集成芯片及数据处理电路芯片。
背景技术:
1、现有技术中,数据处理电路和存储器设计在独立的芯片上,但是在数据处理电路和存储器相互通信时,存储器访问过程比较慢,会导致冗余资源增加。用于计算哈希运算的芯片数据位宽通常较为固定,采用通用的存储访问结构会导致冗余资源增加、访问存储芯片的效率不高、结构复杂、容易出现设计缺陷等问题,因此有必要对存储访问结构进行优化。
技术实现思路
1、本公开实施例提供了一种集成芯片,包括:相互贴合的存储电路芯片和数据处理电路芯片,其中:所述存储电路芯片包括至少一个存储电路;所述数据处理电路芯片包括至少一个存储器访问电路,所述存储器访问电路包括读写控制子电路和时序修正子电路,所述读写控制子电路和所述时序修正子电路通过信号线电连接;所述存储电路和所述时序修正子电路通过键合触点电连接。
2、本公开实施例还提供了一种数据处理电路芯片,包括至少一个存储器访问电路,所述存储器访问电路包括读写控制子电路和时序修正子电路,所述读写控制子电路和所述时序修正子电路通过信号线电连接。
3、本公开实施例的集成芯片及数据处理电路芯片,通过在存储器访问电路中设置时序修正子电路,将时序修正子电路与存储器访问电路集成在一个芯片(即数据处理电路芯片)中,使得存储电路芯片中可以容纳更多的存储电路,从而提供更多的数据存储能力,同时,通过金属触点电连接存储电路和时序修正子电路,在避免了存储电路芯片与数据处理电路芯片之间的信号相互干扰的同时,使得存储电路芯片与数据处理电路芯片之间能够更加快速的相互通信。
4、本公开的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
1.一种集成芯片,其特征在于,包括:相互贴合的存储电路芯片和数据处理电路芯片,其中:
2.根据权利要求1所述的集成芯片,其特征在于,所述数据处理电路芯片还包括读数据通路和写数据通路,所述读写控制子电路包括数据处理子电路、数据接收子电路、读请求处理子电路、写请求处理子电路和存储器访问时序控制子电路,其中:
3.根据权利要求2所述的集成芯片,其特征在于,所述存储电路的位宽为n比特,所述第一地址对应的数据为1024比特,n小于1024,将所述第一地址解析为x个所述第二地址,x=1024/n。
4.根据权利要求2所述的集成芯片,其特征在于,所述存储电路的位宽为n比特,所述第一数据为512比特,n小于512,将所述第三地址解析为y个所述第四地址,y=512/n。
5.根据权利要求3或4所述的集成芯片,其特征在于,n=64或128。
6.根据权利要求2所述的集成芯片,其特征在于,所述数据处理电路芯片还包括计算电路,所述计算电路分别与所述读数据通路和所述写数据通路电连接。
7.根据权利要求2所述的集成芯片,其特征在于,所述数据处理电路芯片还包括自检子电路,所述读写控制子电路还包括通道选择子电路,其中:
8.一种数据处理电路芯片,其特征在于,包括至少一个存储器访问电路,所述存储器访问电路包括读写控制子电路和时序修正子电路,所述读写控制子电路和所述时序修正子电路通过信号线电连接。
9.根据权利要求8所述的数据处理电路芯片,其特征在于,所述数据处理电路芯片还包括读数据通路和写数据通路,所述读写控制子电路包括数据处理子电路、数据接收子电路、读请求处理子电路、写请求处理子电路和存储器访问时序控制子电路,其中:
10.根据权利要求9所述的数据处理电路芯片,其特征在于,所述数据处理电路芯片还包括计算电路,所述计算电路分别与所述读数据通路和所述写数据通路电连接。