用于存储器片块的解码架构的制作方法

背景技术：

1、存储器装置广泛用来将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似者。通过将存储器装置内的存储器胞元编程为各种状态而存储信息。例如，二进制存储器胞元可编程为两种支持状态中的一者，其通常由逻辑1或逻辑0表示。在一些实例中，单个存储器胞元可支持多于两种状态，可存储所述状态中的任一者。为了存取经存储信息，组件可读取或感测存储器装置中的至少一种经存储状态。为了存储信息，组件可将状态写入或编程于存储器装置中。

2、存在各种类型的存储器装置及存储器胞元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选择存储器、硫属化物存储器科技等等。存储器胞元可为易失性的或非易失性的。

技术实现思路

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述第一解码电路系统定位于所述多个第一存储器胞元及所述多个第二存储器胞元下方且与所述第一支柱片块的相应边缘及所述第二支柱片块的相应边缘对准。

3.根据权利要求1所述的设备，其进一步包括：

4.根据权利要求3所述的设备，其中所述第一解码电路系统包括字线驱动器或与所述字线驱动器耦合，所述字线驱动器与所述第一字线板及所述第三字线板耦合。

5.根据权利要求1所述的设备，其进一步包括：

6.根据权利要求1所述的设备，其中所述第一字线片块包括堆叠于垂直方向上且包含所述第一字线板的多个第一字线板，且其中每一第一字线在水平方向上延伸且每一第一支柱在所述垂直方向上延伸。

7.根据权利要求6所述的设备，其中所述第一解码电路系统可操作以激活所述多个第一字线板中的一者以用于相应存取操作。

8.根据权利要求1所述的设备，其进一步包括：

9.根据权利要求8所述的设备，其中：

10.根据权利要求1所述的设备，其进一步包括：

11.根据权利要求1所述的设备，其进一步包括：

12.根据权利要求11所述的设备，其进一步包括：

13.根据权利要求1所述的设备，其中所述第一支柱片块及所述第二支柱片块具有在第一方向上的第一长度及在第二方向上的不同于所述第一长度的第二长度。

14.根据权利要求1所述的设备，其中所述第一解码电路系统包括多个字线驱动器，所述多个字线驱动器中的每一者包括相应n型晶体管及相应p型晶体管。

15.根据权利要求1所述的设备，其中所述第一解码电路系统包括多个字线驱动器，所述多个字线驱动器中的每一者包括两个或更多个相应n型晶体管。

16.一种设备，其包括：

17.根据权利要求16所述的设备，其中所述第一解码电路系统定位于所述多个第一存储器胞元及所述多个第二存储器胞元下方，且其中所述第一解码电路系统与所述第一支柱片块的相应边缘及所述第二支柱片块的相应边缘对准。

18.根据权利要求16所述的设备，其进一步包括：

19.根据权利要求16所述的设备，其进一步包括：

20.根据权利要求16所述的设备，其中所述第一字线片块包括堆叠于垂直方向上且包含所述第一字线板的多个第一字线板，其中每一第一字线在水平方向上延伸且每一第一支柱在所述垂直方向上延伸，且其中所述控制器进一步可操作以致使所述设备：

21.根据权利要求16所述的设备，其中所述第二解码电路系统包括第一支柱解码器及第二支柱解码器，所述控制器进一步可操作以致使所述设备：

22.根据权利要求16所述的设备，其中所述第三解码电路系统包括第三支柱解码器及第四支柱解码器，所述控制器进一步可操作以致使所述设备：

23.一种设备，其包括：

24.根据权利要求23所述的设备，其中所述第一解码电路系统进一步可操作以：

25.根据权利要求23所述的设备，其进一步包括：

技术总结
描述用于存储器片块的解码架构的方法、系统及装置。存储器阵列的字线片块可各自包含多个字线板，所述多个字线板可各自包含导电材料薄片，所述导电材料薄片包含在平面内沿第一方向延伸的第一部分以及在所述平面内沿第二方向延伸的多个指状物。支柱片块可包含在所述字线板指状物之间垂直地延伸的一或多个支柱。存储器胞元可各自与相应字线板指状物及相应支柱耦合。字线解码电路系统、支柱解码电路系统或两者可定位于所述存储器阵列下面且在一些情况中可在邻近支柱片块之间共享。

技术研发人员：P·凡蒂尼,A·马丁内利,C·纳瓦
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/1/15