预解码器电路系统的制作方法

本公开大体上涉及半导体存储器和方法，且更尤其涉及预解码器电路系统。

背景技术：

1、存储器装置通常作为内部半导体集成电路和/或外部可移除装置提供于计算机或其它电子装置中。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据，且可包含随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等。非易失性存储器可通过在未被供电时保持所存储数据来提供永久性数据，且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)，和电阻可变存储器，例如相变随机存取存储器(pcram)、电阻性随机存取存储器(rram)、磁性随机存取存储器(mram)和可编程导电性存储器等。

2、存储器装置可作为易失性和非易失性存储器用于需要高存储器密度、高可靠性和低功耗的广泛范围的电子应用。非易失性存储器可用于例如个人计算机、便携式记忆棒、固态硬盘(ssd)、数码相机、蜂窝电话、例如mp3播放器的便携式音乐播放器和影片播放器以及其它电子装置中。

3、电阻可变存储器装置可包含电阻可变存储器单元，其可基于存储元件(例如，具有可变电阻的存储器元件)的电阻状态存储数据。由此，电阻可变存储器单元可经编程以通过改变存储器元件的电阻电平来存储对应于目标数据状态的数据。电阻可变存储器单元可通过将电场或能量源(例如，正或负电脉冲(例如，正或负电压或电流脉冲))施加到单元(例如，到单元的存储器元件)达特定持续时间而编程到目标数据状态(例如，对应于特定电阻状态)。可通过响应于施加的询问电压而感测到通过电阻可变存储器单元的电流，以此确定所述单元的状态。基于单元的电阻电平而变化的所感测电流可指示所述单元的状态。

4、各种存储器阵列可组织成交叉点架构，其中存储器单元(例如，电阻可变单元)位于用于存取所述单元的第一信号线和第二信号线的相交点(例如，字线与位线的相交点)处。一些电阻可变存储器单元可包括与存储元件(例如，相变材料、金属氧化物材料和/或可编程到不同电阻电平的某一其它材料)串联的选择元件(例如，二极管、晶体管或其它切换装置)。可称作自选存储器单元的一些电阻可变存储器单元可包括可充当存储器单元的选择元件和存储元件的单一材料。

技术实现思路

1、在一方面中，本公开提供一种设备，包括：包含多个存储器单元的存储器阵列；耦合到所述存储器阵列的解码器电路系统，其中所述解码器电路系统包括具有第一栅极的第一n型晶体管和具有第二栅极的第二n型晶体管；以及预解码器电路系统，其被配置成为第一栅极和第二栅极提供偏置条件以将选择信号提供到所述多个存储器单元中的一个，其中所述偏置条件包括：对于存储器单元的正配置，用于第一栅极的偏置条件为正电压且用于第二栅极的偏置条件为负电压；且对于存储器单元的负配置，用于第一栅极的偏置条件为零伏特且用于第二栅极的偏置条件为负电压；其中预解码器电路系统包括：被配置成为第一栅极提供正电压和为第一栅极提供零伏特的第一预解码器电路系统；以及被配置成为第二栅极提供负电压的第二预解码器电路系统。

2、在另一方面中，本公开进一步提供一种操作存储器的方法，包括：将第一正配置输入解码地址信号提供到第一预解码器电路系统的第一晶体管的栅极且将第二正配置输入解码地址信号提供到第一预解码器电路系统的第二晶体管的栅极，其中第一正配置输入解码地址信号和第二正配置输入解码地址信号各自具有第一高电压值或第一低电压值；将第三正配置输入解码地址信号和第四正配置输入解码地址信号提供到第二预解码器电路系统的nor逻辑栅极，其中第三正配置输入解码地址信号和第四正配置输入解码地址信号各自具有第二高电压值或第二低电压值；以及当第一正配置输入解码地址信号和第二正配置输入解码地址信号各自具有第一低电压值时且当第三正配置输入解码地址信号和第四正配置输入解码地址信号各自具有第二高电压值时，为解码器电路系统的第一n型晶体管的第一栅极和解码器电路系统的第二n型晶体管的第二栅极提供正配置取消选择偏置条件。

3、在另一方面中，本公开进一步提供一种操作存储器的方法，包括：将第一负配置输入解码地址信号提供到第一预解码器电路系统的第一晶体管的栅极且将第二负配置输入解码地址信号提供到第一预解码器电路系统的第二晶体管的栅极，其中第一负配置输入解码地址信号和第二负配置输入解码地址信号各自具有第一高电压值或第一低电压值；将第三负配置输入解码地址信号和第四负配置输入解码地址信号提供到第二预解码器电路系统的nor逻辑栅极，其中第三负配置输入解码地址信号和第四负配置输入解码地址信号各自具有第二高电压值或第二低电压值；以及当第一负配置输入解码地址信号和第二负配置输入解码地址信号各自具有第一低电压值时且当第三负配置输入解码地址信号和第四负配置输入解码地址信号各自具有第二高电压值时，为解码器电路系统的第一n型晶体管的第一栅极和解码器电路系统的第二n型晶体管的第二栅极提供负配置取消选择偏置条件。

4、在另一方面中，本公开进一步提供一种设备，包括：包含多个存储器单元的存储器阵列；以及耦合到存储器单元阵列的解码器电路系统，其中所述解码器电路系统包括具有第一栅极的第一n型晶体管和具有第二栅极的第二n型晶体管；以及预解码器电路系统，其被配置成为第一栅极和第二栅极提供偏置条件以将选择信号提供到所述多个存储器单元中的一个，其中预解码器电路系统包含第一预解码器电路系统和第二预解码器电路系统，其中：第一预解码器电路系统的第一晶体管的栅极被配置成接收第一输入解码地址信号且第一预解码器电路系统的第二晶体管的栅极被配置成接收第二输入解码地址信号，其中第一输入解码地址信号和第二输入解码地址信号各自具有相对于第一输入解码低电压值的第一输入解码高电压值；第二预解码器电路系统的nor逻辑栅极被配置成接收第三输入解码地址信号和第四输入解码地址信号，其中第三输入解码地址信号和第四输入解码地址信号各自具有相对于第二输入解码高电压值的第二输入解码低电压值；以及偏置条件为存储器单元阵列的正配置提供选择信号。

技术特征：

1.一种设备(590，592)，其包括：

2.根据权利要求1所述的设备，其中所述第二预解码器电路系统被配置成为所述第一预解码器电路系统提供输入(470)。

3.根据权利要求1至2中任一权利要求所述的设备，其中所述预解码器电路系统被配置成为所述第一栅极和所述第二栅极提供额外偏置条件(336，338，436，438)以针对所述正配置将取消选择信号(340)提供到所述多个存储器单元中的所述一个，其中：

4.根据权利要求3所述的设备，其中用于所述第二栅极的所述不同正电压的量值小于用于所述第一栅极的所述正电压的量值。

5.根据权利要求1至2中任一权利要求所述的设备，其中所述预解码器电路系统被配置成为所述第一栅极和第二栅极提供额外偏置条件(336，338，436，438)以针对所述负配置将取消选择信号(340)提供到所述多个存储器单元中的所述一个，其中：

6.根据权利要求1至2中任一权利要求所述的设备，其中用于所述第一栅极的所述正电压的量值大于栅极阈值电压值的量值。

7.根据权利要求1至2中任一权利要求所述的设备，其中用于所述第二栅极的所述负电压的量值大于栅极阈值电压值的量值。

8.根据权利要求1至2中任一权利要求所述的设备，其中用于所述第一栅极的所述正电压的量值大于用于所述第二栅极的所述负电压的量值。

9.一种操作存储器(590，592)的方法，其包括：

10.根据权利要求9所述的方法，其中所述方法包含当所述第一正配置输入解码地址信号和所述第二正配置输入解码地址信号各自具有所述第一高电压值时且当所述第三正配置输入解码地址信号和所述第四正配置输入解码地址信号各自具有所述第二低电压值时，为所述解码器电路系统的所述第一n型晶体管的所述第一栅极和所述解码器电路系统的所述第二n型晶体管的所述第二栅极提供正配置选择偏置条件(336，338，436，438)。

11.一种操作存储器(590，592)的方法，其包括：

12.根据权利要求11所述的方法，其中所述方法包含当所述第一负配置输入解码地址信号和所述第二负配置输入解码地址信号各自具有所述第一高电压值时且当所述第三负配置输入解码地址信号和所述第四负配置输入解码地址信号各自具有所述第二低电压值时，为所述解码器电路系统的所述第一n型晶体管的所述第一栅极和所述解码器电路系统的所述第二n型晶体管的所述第二栅极提供负配置选择偏置条件(336，338，436，438)。

13.一种设备(590，592)，其包括：

14.根据权利要求13所述的设备，其中：

15.根据权利要求13所述的设备，其中：

16.根据权利要求13所述的设备，其中：

17.根据权利要求13至16中任一权利要求所述的设备，其中所述第一预解码器电路系统的所述第一晶体管和所述第二晶体管串联连接。

18.根据权利要求13所述的设备，其中：

19.根据权利要求13所述的设备，其中所述第一预解码器电路系统的第三晶体管(454-7)的栅极被配置成接收第五输入解码地址信号(470)且所述第一预解码器电路系统的第四晶体管(454-8)的栅极被配置成接收第六输入解码地址信号(470)，其中所述第五输入解码地址信号(470)和所述第六输入解码地址信号(470)各自具有所述第二输入解码低电压值以提供针对所述正配置提供所述选择信号的所述偏置条件或针对负配置提供所述选择信号的所述偏置条件。

20.根据权利要求13所述的设备，其中所述第一预解码器电路系统的第三晶体管(454-7)的栅极被配置成接收第五输入解码地址信号(470)且所述第一预解码器电路系统的第四晶体管(454-8)的栅极被配置成接收第六输入解码地址信号(470)，其中所述第五输入解码地址信号(470)和所述第六输入解码地址信号(470)各自具有相对于所述第一和第二输入解码低电压值的第三输入解码高电压值以提供针对所述正配置提供取消选择信号的所述偏置条件或针对负配置提供所述取消选择信号的所述偏置条件。

技术总结
本公开包含用于预解码器电路系统的设备、方法和系统。实施例包含：包含多个存储器单元的存储器阵列；耦合到所述阵列且包括分别具有第一和第二栅极的第一和第二n型晶体管的解码器电路系统；和为所述第一和第二栅极提供偏置条件以将选择信号提供到所述单元中的一个的预解码器电路系统。所述偏置条件包括：针对正存储器单元配置用于所述第一栅极的正电压和用于所述第二栅极的负电压；和针对负存储器单元配置用于所述第一栅极的零伏特和用于所述第二栅极的所述负电压。所述预解码器电路系统包括为所述第一栅极提供所述正电压且为所述第二栅极提供所述零伏特的第一预解码器电路系统和为所述第二栅极提供所述负电压的第二预解码器电路系统。

技术研发人员：孙填承,崔铭栋
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/1/15