存储器装置及用于校准存储器装置的阻抗的方法与流程

本公开通常地涉及半导体存储器装置，并且更具体地，涉及校准存储器装置的阻抗的方法。

背景技术：

1、半导体存储器装置包括易失性存储器装置和非易失性存储器装置。易失性存储器装置（例如，动态随机存取存储器（dram）装置和静态随机存取存储器（sram）装置）具有高读取速度和写入速度，但在其电力供应被断开时丢失其存储数据。相比之下，非易失性存储器装置即使在其电力供应被断开时也保留其存储数据。

2、半导体存储器装置可通过输入输出电路与外部装置交换数据。随着半导体存储器装置的操作速度增大，在半导体存储器装置与外部装置之间发送和接收的信号的摆动宽度减小，从而引起阻抗不匹配（mismatch）。当信号遇到阻抗不匹配时，信号的一部分被反射回源，而不是被传输到负载。该反射信号可能干扰期望的信号，导致失真和信号损失。可执行阻抗校准以减少或防止失真或信号损失。

技术实现思路

1、本公开的实施例提供一种使用阻抗校准码执行阻抗校准的存储器装置及其阻抗校准方法，该阻抗校准码在生成阻抗校准码时防止对指定范围之外的阻抗校准码的更新。

2、本公开的实施例提供一种用于通过在生成阻抗校准码时根据存储器装置的温度指定不同的校准码范围来防止异常阻抗校准码的更新的存储器装置及其阻抗校准方法。

3、根据实施例，一种存储器装置包括：存储器单元阵列；输入/输出电路；阻抗校准电路；以及校准控制电路。输入/输出电路用于对控制到存储器单元阵列的数据的输入和存储在存储器单元阵列中的数据的输出。阻抗校准电路用于基于连接到阻抗垫的外部电阻器生成阻抗校准码，以作为施加的阻抗校准码施加至输入/输出电路。校准控制单元正在将从阻抗校准电路接收的新的阻抗校准码与校准码范围进行比较，以当新的阻抗校准码包括在校准码范围内时，生成校准码更新标志。当接收到校准码更新标志时，阻抗校准电路利用新的阻抗校准码更新施加的阻抗校准码。

4、根据实施例，一种存储器装置的阻抗校准方法包括：执行用于生成新的阻抗校准码的阻抗校准操作；确定新的阻抗校准码是否包括在第一校准码范围中；当新的阻抗校准码包括在第一校准码范围中时，接收温度码；确定新的阻抗校准码是否包括在与温度码对应的第二校准码范围中；以及当新的阻抗校准码包括在第二校准码范围中时，利用新的阻抗校准码更新先前的阻抗校准码。

5、根据实施例，一种存储器装置包括：存储器单元阵列；输入/输出电路；阻抗校准电路；以及校准控制电路。输入/输出电路用于控制到存储器单元阵列的数据的输入和存储在存储器单元阵列中的数据的输出。阻抗校准电路用于基于外部电阻器生成阻抗校准码，以作为施加的阻抗校准码施加至输入/输出电路。校准控制电路正在将从阻抗校准电路接收的新的阻抗校准码与校准码范围进行比较，以当新的阻抗校准码包括在校准码范围中时，生成校准码更新标志。阻抗校准电路包括：阻抗垫，连接到外部电阻器；下拉驱动器，连接到阻抗垫；码生成器，将阻抗垫的电压与目标电压进行比较以生成新的阻抗校准码；以及下拉码控制电路，接收新的阻抗校准码，并且当在将新的下拉阻抗校准码发送至校准控制电路之后的指定时间内接收到校准码更新标志时，将施加的阻抗校准码更新为新的阻抗校准码。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，其中，阻抗校准电路被配置为：当在将新的阻抗校准码发送至校准控制单元之后的指定时间内未接收到校准码更新标志时，丢弃新的阻抗校准码并且维持施加的阻抗校准码。

3.根据权利要求1所述的存储器装置，其中，当新的阻抗校准码在校准码范围之外时，校准控制电路不生成校准码更新标志。

4.根据权利要求1所述的存储器装置，其中，校准控制电路包括：

5.根据权利要求4所述的存储器装置，其中，码比较器被配置为：当新的阻抗校准码未包括在校准码范围中时，生成异常码检测标志，并且将异常码检测标志存储在模式寄存器中。

6.根据权利要求5所述的存储器装置，还包括：

7.根据权利要求4所述的存储器装置，还包括：

8.根据权利要求7所述的存储器装置，其中，第一子比较器被配置为：

9.根据权利要求8所述的存储器装置，其中，第二子比较器被配置为：：

10.根据权利要求7所述的存储器装置，其中，第一校准码范围基于在所述存储器装置的操作温度范围内生成的测试阻抗校准码之中的最小校准码和最大校准码来确定。

11.根据权利要求7所述的存储器装置，其中，第二校准码范围是在与所述存储器装置的操作温度范围内的每个温度码对应的每个测试阻抗校准码周围指定的范围。

12.根据权利要求11所述的存储器装置，其中，第二校准码范围被设置为针对多个温度码中的每个相同。

13.根据权利要求11所述的存储器装置，其中，第二校准码范围被设置为针对多个温度码中的每个而不同。

14.一种存储器装置的阻抗校准方法，所述阻抗校准方法包括：

15.根据权利要求14所述的阻抗校准方法，还包括：

16.根据权利要求14所述的阻抗校准方法，还包括：

17.根据权利要求14所述的阻抗校准方法，还包括：

18.根据权利要求14所述的阻抗校准方法，其中，第二校准码范围是在与存储器装置的操作温度范围内的多个温度码中的每个对应的多个测试阻抗校准码中的每个周围指定的范围。

19.根据权利要求18所述的阻抗校准方法，其中，第一校准码范围包括与所述多个测试阻抗校准码对应的多个第二校准码范围中的全部。

20.一种存储器装置，包括：

技术总结
公开了存储器装置及用于校准存储器装置的阻抗的方法。所述存储器装置包括：存储器单元阵列；输入/输出电路，控制输入和输出存储在存储器单元阵列中的数据；阻抗校准电路，基于连接到阻抗垫的外部电阻器生成阻抗校准码，以作为施加的阻抗校准码施加至输入/输出电路；以及校准控制电路，将从阻抗校准电路接收的新的阻抗校准码与校准码范围进行比较，以当新的阻抗校准码包括在校准码范围中时，生成校准码更新标志。当接收到校准码更新标志时，阻抗校准电路利用新的阻抗校准码更新施加的阻抗校准码。

技术研发人员：姜永山,李云镐,郑贞昊,崔宗圭
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2025/1/16