列选通信号控制电路的制作方法

本发明涉及半导体芯片存储，具体地说，特别涉及一种消除工艺、电压和温度对列选通脉冲宽度的影响，使其按照系统工作频率改变的列选通信号控制电路。

背景技术：

1、计算机内的数据以二进制1或者0来表示，存储器存储数据的方式为，对于存储阵列中的一个存储单元，当其中的电容被感应到存在电荷时，即可用以表示二进制的1，反之，则用以表示二进制的0。在此基础上，对存储器的读操作，本质上也即感应和判断存储阵列中某个存储单元的电容中是否存在电荷，又或者是感应该电容与位线之间的电荷差，而存储器的写操作，是通过刷新电路的方式重新对存储单元的阵列进行充电和放电。

2、存储设备中包含数量众多的存储单元，这些存储单元按照行列分布构成存储阵列。为了区分和表示这些存储单元，系统为存储阵列配置了行地址和列地址，行列地址分别指向一次数据读写操作所访问的行或者列，同时，也就用行地址和列地址唯一指向了阵列中的一个存储单元。

3、一次读写操作的开始，需要首先激活行地址和列地址。行地址用于选择读写操作的行，列地址用于选择读写操作对应的列，当列地址激活后，位线（bit line）与存储阵列的数据输入输出连通，并共享两者之间的电荷。一次读写操作完毕后，再对存储阵列中的数据进行刷新，以等待下一次数据读写操作。

4、按照如上所述的存储阵列结构和数据读写方式，容易理解的是，为保证计算机中的数据读写的准确，应当总是要求数据与地址之间实现映射，也即，地址信号和数据信号始终保持同步。如前所述，列地址激活时，位线才能与存储阵列连通并共享电荷，据此，列选通信号csl的脉冲宽度（也即，选通信号的激活或者开启时间）就显得尤为重要，该脉冲宽度、信号激活时间应当与数据信号保持对应。

5、现有技术下，列选通信号的脉冲宽度普遍采用延迟电路来控制。延迟电路的作用，是为系统实现固定的延迟时间，通过延迟电路输出的固定时间延迟信号，列选通信号的脉冲宽度被维持在相同的开启时长和开启间隔内。然而，存储器（例如dram）往往又需要能够支持在不同的工作频率下运行，理论上，系统会要求在不同工作频率下，选通信号的开启时间和时长仍然按照延迟电路输出的延迟时间保持一致。但同时，另一个方面的问题是，实现延迟电路的元器件（例如偶数个反向器组成的延迟电路），在执行过程中易受工艺、电压和温度的变化影响，这会导致延迟电路在不同pvt环境下输出的延迟时间并不总是相同的，而延迟电路输出的延迟时间的波动，也即直接影响选通信号的开启和维持时长，最终致使选通地址和数据之间的失配。

6、因此，应当对吸纳有技术下列选通信号的控制方式进行改进，以解决现有技术的上述技术问题。

技术实现思路

1、有鉴于此，本发明提供了一种，至少解决上述问题之一。

2、为解决以上技术问题，本发明提供的一种列选通信号控制电路，该电路包括至少一个触发器，该触发器以所述读写命令为数据输入；时钟信号，该时钟信号为应对系统频率而呈现变化的控制信号，所述时钟信号作为使能信号并被接至所述触发器的使能端，其中，所述触发器根据所述时钟信号输出一路选通开启信号，该选通开启信号被接至所述列解码器，以使得所述列解码器根据所述选通开启信号输出列选通信号。

3、作为本方案较佳实施例的一种更优选的，一路列地址信号和一路读写命令信号，并用于通过列解码器输出列选通信号，其中，该控制电路还包括至少两个触发器，前级所述触发器以所述读写命令为数据输入，且前级触发器的输出作为后级触发器的输入，其中，两触发器分别输出两路信号，定义为第一信号和第二信号，所述第一信号和第二信号被接至逻辑门『或』，以得到第一控制信号，该第一控制信号被接至列解码器，以使得所述列解码器根据一路所述第一控制信号输出列选通信号。

4、作为本方案的一种较优选地，还包括延迟比较电路，该延迟比较电路的输出作为所述列解码器的输入，所述延迟比较电路由一路延迟电路和一路比较电路组合以形成，所述延迟电路对所述第一控制信号进行延迟，以已得到第二控制信号，所述比较电路对所述第一控制信号和第二控制信号进行比较，以输出脉冲宽度小于等于所述第一控制信号的第三控制信号，其中，所述比较电路包括一逻辑门『与』，该逻辑门『与』的两路输入分别为所述第一控制信号和所述第一控制信号被延迟后的第二控制信号。

5、作为本方案的进一步优选地，所述延迟电路包括第一延迟单元和第二延迟单元，以及配置在所述第一延迟单元的输出和第二延迟单元的输入之间的逻辑『与非』门，所述第一延迟单元的输入为所述第一控制信号，第一延迟单元对所述第一控制信号按照预设的延迟时间进行延迟；所述逻辑『与非』门的一路输入为所述第一控制信号，另一路输入为所述第一延迟单元的输入，所述逻辑『与非』门输出第一延迟信号，该第一延迟信号作为所述第二延迟单元的输入，第二延迟单元的输出为所述第二控制信号。

6、相较于现有技术，实施本发明所取得的有益技术效果为：

7、本方案首先采用计数器计数的方式，取代现有的延迟电路方式，以生成固定开启时长的列选通信号，尤其是，输出的最终控制信号与工作频率相关，避免了元器件因受工作环境变化影响，导致的列选通信号开启时间变化带来的一系列问题。同时，为解决系统低频工作时，因感应放大器长时间开启带来的功耗问题，引入了延迟比较电路，缩小控制信号的脉冲宽度。

技术特征：

1.一种列选通信号控制电路，该电路包括一路列地址信号和一路读写命令信号，并用于通过列解码器输出列选通信号，其中，该控制电路还包括

2.根据权利要求1所述的列选通信号控制电路，其中，该控制电路包括：

3.根据权利要求2所述的列选通信号控制电路，其中，还包括延迟比较电路，该延迟比较电路的输出作为所述列解码器的输入，所述延迟比较电路由一路延迟电路和一路比较电路组合以形成，所述延迟电路对所述第一控制信号进行延迟，以得到第二控制信号，所述比较电路对所述第一控制信号和第二控制信号进行比较，以输出脉冲宽度小于等于所述第一控制信号的第三控制信号，其中，所述比较电路包括一逻辑门『与』，该逻辑门『与』的两路输入分别为所述第一控制信号和所述第一控制信号被延迟后的第二控制信号。

4.根据权利要求3所述的列选通信号控制电路，其中，所述延迟电路包括第一延迟单元和第二延迟单元，以及配置在所述第一延迟单元的输出和第二延迟单元的输入之间的逻辑『与非』门，

技术总结
提供一种列选通信号控制电路，该电路包括多个通过时钟信号使能的触发器，并输出一路仅和系统工作频率相关的控制信号，再通过延迟比较电路，将触发器输出的控制信号，与经延迟后的控制信号进行比较，根据逻辑『与』门的输出，得到脉冲宽度小于等于原控制信号的输出信号，以在系统低频工作工况下，缩小列选通信号的脉冲宽度，这样，在消除工艺、电压和温度对列选通信号开启时间造成的影响的同时，降低系统低频工作时，感应放大器持续工作带来的功耗。

技术研发人员：马骏梁
受保护的技术使用者：浙江力积存储科技有限公司
技术研发日：
技术公布日：2024/12/23