掉电保护电路的制作方法

本申请涉及电路，更具体地说，涉及一种掉电保护电路。

背景技术：

1、随着信息技术的发展，各类电子系统及电路的功能越加复杂，为了提高各类电子系统及电路的可靠性，越来越多的电子系统及电路中增加有定时存储功能保存重要数据，避免突然断电导致数据丢失，便于电子系统及电路恢复供电后维持正常运行。

2、但定时保存数据需要占用cpu，容易导致占用cpu时间过长，降低电子系统及电路的运行速度。

技术实现思路

1、有鉴于此，本申请提供了一种掉电保护电路，用于解决现有技术数据保存中占用cpu时间过长，降低电子系统及电路的运行速度的缺点。

2、为了实现上述目的，现提出的方案如下：

3、一种掉电保护电路，包括电源模块、掉电检测模块、电源延迟模块及目标芯片；

4、所述电源延迟模块中包含有电容；

5、所述电源模块包括供电电源及稳压单元；

6、所述掉电检测模块中包含有pnp三极管、第一电阻及稳压二极管，所述供电电源的电压大于所述稳压二极管的击穿电压；

7、所述目标芯片的第一引脚与所述电源延迟模块的输出端连接；

8、所述供电电源的输出端连接有所述稳压单元的输入端及所述稳压二极管的阴极，所述稳压单元的输出端与所述电源延迟模块的一端连接；

9、所述稳压二极管的阳极与所述pnp三极管的基极连接，所述pnp三极管的发射极通过所述第一电阻与所述电源延迟模块的输出端连接，所述发射极还直接连接有所述目标芯片的第二引脚；

10、所述目标芯片内存储有用于保存数据的中断函数，所述目标芯片的第二引脚设置为下降沿触发中断函数。

11、可选的，所述电源延迟模块还包括多个压降二极管；

12、各个压降二极管为串联。

13、可选的，所述电源延迟模块包括第一压降二极管及第二压降二极管；

14、所述电容的一端连接有第一压降二极管的阴极及第二压降二极管的阳极，另一端接地。

15、可选的，所述掉电检测模块还包括第二电阻；

16、所述稳压二极管的阳极通过所述第二电阻与所述pnp三极管的基极连接。

17、可选的，所述掉电检测模块还包括第三电阻；

18、所述第三电阻的一端连接有所述第二电阻及所述pnp三极管的基极，另一端接地。

19、可选的，还包括存储芯片；

20、所述存储芯片与所述目标芯片连接，所述存储芯片用于接收并保存所述中断函数传输的数据。

21、可选的，所述存储芯片为eeprom芯片。

22、可选的，所述存储芯片通过i2总线与所述目标芯片连接。

23、可选的，所述稳压单元包含有稳压集成器件、第一稳压电容及第二稳压电容；

24、所述稳压集成器件的输入端连接有第一稳压电容的一端及供电电源的输出端；

25、所述稳压集成器件的输出端连接有第二稳压电容的一端及电源延迟模块；

26、所述第一稳压电容的另一端及第二稳压电容的另一端接地。

27、可选的，所述稳压集成器件为三端稳压集成器件。

28、从上述的技术方案可以看出，本申请提供的掉电数据保存电路，该电路包含有电源模块、掉电检测模块、电源延迟模块及目标芯片，在正常运行情况下，供电电源可以为整个掉电数据保存电路供能，由于稳压单元的输出端与所述电源延迟模块的一端连接且目标芯片的第一引脚与所述电源延迟模块的输出端连接，因而，目标芯片通过电源延迟模块与稳压单元连接，通过稳压单元可维持整个目标芯片的电压稳定；同时，由于供电电源的电压大于掉电检测模块中的稳压二极管的击穿电压且供电电源的输出端连接有稳压二极管的阴极，稳压二极管两端电压大于其击穿电压，稳压二极管处于反向导通状态；随后，由于稳压二极管的阳极与所述pnp三极管的基极连接，因而，电流由稳压二极管流通到pnp三极管，此时，pnp三极管处于截止状态；然后，由于pnp三极管的发射极通过所述第一电阻与所述电源延迟模块的另一端连接，所述发射极还直接连接有所述目标芯片的第二引脚；因而，目标芯片第二引脚的电压受第一电阻的影响，处于高电平；同时，由于电源延迟模块中包含有电容，而电容为储能元件，因而，在供电电源正常运行时，电容可以存储电能；由于供电电源的输出端连接有稳压二极管的阴极，因而，在供电电源关闭时，稳压二极管处于反向截止状态，pnp三极管导通，将第二引脚的电压下拉，此时，第二引脚处于低电平状态；而目标芯片的第二引脚设置为下降沿触发用于保存数据中断函数，在此基础上，目标芯片进入中断程序，可以对数据进行保存；由于电源延迟模块的输出端与目标芯片的第一引脚连接，因而，在供电电源断电的情况下，电源延迟模块中的电容可以延长目标芯片的运行时间，保障目标芯片能够完成数据保存；可见，本申请可以通过掉电检测模块进行停电识别并及时在停电时，执行数据保存，同时，本申请中的电源延迟模块能够延长目标芯片的运行时间，避免数据遗漏。另外，本申请不需要定时完成数据保存，减少正常运行时的cpu占用，提高运行效率。

技术特征：

1.一种掉电保护电路，其特征在于，包括电源模块、掉电检测模块、电源延迟模块及目标芯片；

2.根据权利要求1所述的掉电保护电路，其特征在于，所述电源延迟模块还包括多个压降二极管；

3.根据权利要求2所述的掉电保护电路，其特征在于，所述电源延迟模块包括第一压降二极管及第二压降二极管；

4.根据权利要求1所述的掉电保护电路，其特征在于，所述掉电检测模块还包括第二电阻；

5.根据权利要求4所述的掉电保护电路，其特征在于，所述掉电检测模块还包括第三电阻；

6.根据权利要求1所述的掉电保护电路，其特征在于，还包括存储芯片；

7.根据权利要求6所述的掉电保护电路，其特征在于，所述存储芯片为eeprom芯片。

8.根据权利要求6所述的掉电保护电路，其特征在于，所述存储芯片通过i2总线与所述目标芯片连接。

9.根据权利要求1所述的掉电保护电路，其特征在于，所述稳压单元包含有稳压集成器件、第一稳压电容及第二稳压电容；

10.根据权利要求9所述的掉电保护电路，其特征在于，所述稳压集成器件为三端稳压集成器件。

技术总结
本申请公开了一种掉电保护电路，该电路电源模块、掉电检测模块、电源延迟模块及目标芯片；电源延迟模块中包含有电容；电源模块包括供电电源及稳压单元；掉电检测模块中包含有PNP三极管、第一电阻及稳压二极管，供电电源的电压大于稳压二极管的击穿电压；目标芯片的第一引脚与电源延迟模块的输出端连接；供电电源的输出端连接有稳压单元的输入端及稳压二极管的阴极，稳压单元的输出端与电源延迟模块的一端连接；稳压二极管的阳极与PNP三极管的基极连接，PNP三极管的发射极通过第一电阻与电源延迟模块的输出端连接，发射极还直接连接有目标芯片的第二引脚；目标芯片内存储有用于保存数据的中断函数，目标芯片的第二引脚设置为下降沿触发中断函数。可见，本申请不需要定时完成数据保存，减少正常运行时的CPU占用，提高运行效率。

技术研发人员：王恒,黄雅凛,高韦涵,东莲正
受保护的技术使用者：广州市迪士普音响科技有限公司
技术研发日：20240429
技术公布日：2024/12/23