专利名称：半导体存储器件冗余装置及方法
技术领域：
本发明涉及半导体存储器件，更准确地说，涉及用冗余存储单元取代半导体存储器单元中故障存储单元的冗余装置和方法。
半导体存储器包含多个成行成列排列的存储单元，其单元个数取决于存储容量。随着存储单元增加，存储单元出故障的概率也增加。即使是一个存储单元出故障，该半导体存储器件便不能使用。
通常，将冗余存储单元阵列按正常存储单元阵列的行和列进行排列，以便不管有无故障的存储单元，都能运行该半导体存储器件，从而提高半导体存储器件的产量。这种用冗余单元阵列替换故障存储单元阵列的常规维修方法通常可用激光或电气的冗余装置实现。
美国专利41，392，211号公开了半导体存储器件的电气冗余装置，其中将高压电流用于熔断熔丝因此用于传导电流的晶体管的尺寸必须足够大。这样增大了芯片尺寸并且高电压电流会引起芯片损坏。
为解决电气冗余装置的缺点，美国专利4，228，528号提出了一种高成本的激光冗余装置，其中激光用来切断故障单元行、列的熔丝。这时，必须为与存储单元阵列相连接的每一位线和字线安排一熔丝，使带故障存储单元的字线或位线可被切断。随着存储容量增加，按字线和位线布局的熔丝之间的间隔减小。因此，必须减小用于功断熔丝的激光光斑的尺寸，否则其相邻的正常的字或位线或熔丝可能在与故障存储单元相连的字或位线的熔丝被切断的同时受损。
例如，假设在256K DRAM时光斑直径为4-5微米，而在1M DRAM时应为2.5-4微米，4M DRAM以上则更小，所以必须使用可得到具有很小容差的较小光斑的激光装置。结果，激光装置实际上不可能应用于兆数量级的高度集成的存储器件。
在这种情况下，已提出当正常存储单元有故障时通过内部寻址对空闲存储单元即冗余存储单元进行译码的方法。参考示出使用内部地址译码的半导体存储器件方框图的
图1，分别在隔离门4的左、右侧置有带左冗余单元阵列3的左正常单元阵列1和带右冗余单元阵列7的右正常单元阵列5。存储单元组也分别具有读出放大器2和6。输入/输出门8插在右冗余存储单元阵列7和输入/输出线IO及IO′之间。
这样，每个正常单元阵列有一个相应的冗余单元阵列，该冗余单元阵列可根据来自熔丝框11的冗余地址信号RAi由相应译码器9或10加以选择。换言之，如果左正常单元阵列1有一故障，则使用左冗余单元阵列3，而当右正常单元阵列5有一故障时，则使用右冗余单元阵列7。由于必须将各自冗余单元阵列置在隔离门4的两侧，所以包含多个存储单元组的半导体存储器芯片的尺寸显著增大。这使高度集成半导体存储器件非常困难。而且，如在左正常单元阵列1出现故障，则通过径由左读出放大器2、隔离门4、右读出放大器6、输入/输出门8发送读出数据来读出左冗余单元阵列3中的数据，而当右正常单元阵列5发生故障，则通过径由右读出放大器6、输出/输出门8发送读出数据来读出右冗余单元阵列7，从而产生不平衡的功耗。这会引起整个功耗的不稳定性。
本发明的一个目的是提供适用于对包含冗余存储单元阵列的半导体存储器件高度集成的冗余装置。
本发明另一目的是提供使半导体存储器件具有最优冗余效率的装置和方法。
按照本发明，提供包含多个正常单元阵列的半导体存储器件的冗余装置，每个单元阵列具有包含用于响应隔离信号对相邻正常单元阵列之间的位线进行隔离或连接的隔离门的读出放大器，只与一个相邻冗余单元阵列连接的冗余单元阵列，用于产生隔离信号和读出信号以分别控制对应于和该冗余单元阵列相连接的正常单元阵列及不和该冗余单元阵列相连接的正常单元阵列的读出放大器的控制信号发生装置，以及响应外部输入地址信号的故障以及选择冗余单元阵列字线的信号而产生冗余控制信号的装置。
按照本发明的一个方面，在包含各有读出放大器的多个正常单元阵列的半导体存储器件中，用于响应外部输入的地址信号的故障而用内部冗余单元阵列替代有故障的正常单元阵列的冗余方法包含以下步骤将冗余单元阵列只与相邻正常单元阵列中的任一个的读出放大器相连接，将隔离门布置在与冗余单元阵列相连的正常单元阵列的位线与未与冗余单元阵列相连的正常单元阵列的位线之间，隔离门响应隔离信号隔离或连接位线，响应外部输入地址信号的故障及所述隔离信号将对应于第一或第二状态的冗余控制信号分别加到读出放大器和隔离门，从而在冗余控制信号为第二状态时通过与冗余单元阵列连接的读出放大器输出存储于冗余单元阵列中的数据。
参考附图，只通过实例更具体说明本发明。
图1是说明带有常规冗余装置的存储器件的框图;
图2是说明带有本发明存储器装置的存储器件的框图;
图3是说明图2中存储单元和读出放大器的详细电路图;
图4说明根据本发明产生冗余控制信号ΦPRE的电路;
图5说明按照本发明用于产生第二读出控制信号(103)的电路;
图6说明按照本发明产生第四读出控制信号(104)的电路;
图7说明用于产生第一和第三读出控制信号(101、102)的电路;
图8说明按照本发明的产生隔离信号ΦISO的电路;
图9是示出按照本发明的控制信号状态的表;以及图10是说明本发明装置操作的时序图。
参考图2，在隔离门22的左和右侧分别布局有第一正常单元阵列20和第二正常单元阵列23。与第一正常单元阵列20相连接的读出放大器21布局在第一正常单元阵列20和隔离门22之间。顺序将冗余单元阵列24、读出放大器25和输入/输出门26连接在第二正常单元阵列23和输入/输出线路IO和IO′之间。尽管在正常方式下使用读出放大器21和25，但在冗余方式只有与冗余单元阵列24相连接的右读出放大器25在工作，即对从冗余单元读出的数据加以放大。这是本发明装置的特征。
左和右读出放大器21和25分别接收来自控制信号发生装置30的第一和第二读出控制信号101和103，第三和第四读出控制信号102和104，接着接收来自熔断电路31的冗余控制信号100。按照来自熔断电路31的冗余选择信号106选择冗余单元阵列24的单元。控制信号发生装置30用于产生第一、第二、第三和第四读出控制信号101、103、102和104。熔断电路31响应冗余地址信号RAa、RA1……RAn读出故障地址信号。
图3示出正常和冗余单元阵列20、23和24，左和右读出放大器21和25、隔离门22、输入/输出门29、及位线的均衡电路27和28之间的关系。
左读出放大电路21包含第一读出放大器21a和第二读出放大器21b。第一读出放大器21a由两个接收第一读出控制信号101的锁存型PMOS晶体管构成。第二读出放大器21b由两个锁存型NMOS晶体管和驱动NMOS晶体管构成用以接收第二读出控制信号103。右读出放大电路25包含第三读出放大器25a和第四读出放大器25b。第三读出放大器25a由两个接收第三读出控制信号102的锁存型PMOS晶体管和驱动NMOS晶体管构成用于接收第四读出控制信号104。
隔离门22由带有其沟道分别连接在内部和外部位线对BLO/BLO、BLI/BLI之间、而栅极共同接收隔离信号ΦISO的传导晶体管组成。读出放大器和隔离门的内部电路作为常规电路是已知的。
在外部和内部位线对BLO/BLO、BLI/BLI之间、分别连接位线的均衡电路27和28。通常，DRAM位线的均衡电平为加到连接在外部位线对BLO/BLO′之间的均衡电路27上的1/2 Vcc。正常单元阵列20插在第一和第二读出放大器21a和21b之间，而第二正常阵列23和冗余单元阵列24插在隔离门22和第三读出放大器25a之间。输入/输出门29插在内部位线均衡电路28和输入/输出线路IO、IO之间。如图3所示，冗余单元阵列24只装在隔离门22的右侧，这不同于图1每个正常单元阵列有相对应的冗余单元阵列。
为说明由图2中熔断电路31产生的冗余控制信号100，参考图4，当相应NMOS晶体管加有故障的地址信号时，连接在熔断信号ΦFF01的输出端和其栅极分别连接到冗余地址信号RA1/RA1……RAn/RAn的NMOS晶体管之间的熔丝被切断。因此，如存在故障地址信号，熔断信号ΦFF01或ΦFF02变为“高”。冗余控制信号100由指出地址错误的熔断信号ΦFF01确定。
同样，用于选择冗余单元阵列24的字线的信号106由图4未示出的熔断信号ΦFF01、ΦFF02确定。
参考用于说明按照本发明产生第二读出控制信号103和第一预读出控制信号ΦRE的电路的图5，第二读出控制信号103和第一预读出控制信号ΦRE随NOR门51的输出而变化，所述NOR门51接收由图4电路产生的冗余控制信号100。在工作期间，复位信号ΦRS始终为“高”状态，而RAi，RAj、RAK代表冗余信号。
参考用于说明按照本发明产生第四读出控制信号104和第二预读出信号ΦRC的电路的图6，第四读出控制信号104和第二预读出信号ΦRC由被NOR门61接收的冗余控制信号100确定。
参考图7，输入到延迟电路71的第一或第二预读出信号ΦRE或ΦRC作为第一或第三读出控制信号101或102通过驱动PMOS晶体管72加以输出。
参考图8，加到隔离门22的隔离信号ΦISO响应正常预读出信号ΦRE。
如图4到图8所示，第一、第二、第三和第四读出控制信号101、103、102和104、及隔离信号ΦISO取决于由熔断信号ΦFF01、ΦFF02读出出错地址形成的冗余控制信号100。
参考图9，如冗余控制信号100为“高”状态(在正常工作期间为“低”状态)，第一预读出信号ΦRE、第二预读出信号ΦRC、第一、第二、第三和第四读出控制信号101、103、102和104、隔离信号ΦISO的电平分别为“高”、“低”、“1/2Vcc”、“低”、“高”、“高”和“低”。这些信号也使得在正常工作方式下有可能读出从第一或第二正常单元阵列读出的数据。
参考用于说明冗余方式下本发明电路工作的图10，标号RAS表示行地址选通信号、NWL为正常冗余单元阵列的冗余字线的电压电平，RBL为与冗余单元阵列24相连接的位线(或图3内部位线BLI)的电压电平，NBL为与第一正常单元阵列连接的位线(或图3的外部位线BLO)的电压电平。
下面，参考图10，对本发明的冗余操作加以说明。
如地址信号RAi之一有故障，图4的熔断信号ΦFF01为“高”，从而使冗余控制信号100变为“高”。“高”状态的熔断信号ΦFF01使冗余字线RWL为“高”状态。此时，由于在相应地址信号中出现故障，未选择正常字线NML保持为地电平。
由于冗余控制信号100为“高”状态，图5中NOR门5的输出变为“低”，因此，第二读出控制信号103和第一预读出信号ΦRE分别变为“低”和“高”。
与此同时，图6的或门61的输出由于冗余控制信号100为“高”状态而变为“高”，第四读出控制信号104和第二预读出信号ΦRC由于冗余地址信号RAj或RAR为“高”状态而分别变为“高”和“低”。
因此，图7中第一和第三读出控制信号101和102分别变为“低”或“高”。
由于第一和第二读出控制信号101和103分别为“1/2 Vcc”和“低”状态，图3中第一和第二读出放大器21a和21b被禁止工作，而与图3冗余单元阵列24相连接的第三和第四读出放大器25a和25b工作。即在出现故障的第一或第二正常单元阵列20或23中只有与冗余单元阵列24相连接的读出放大器在工作从而用冗余单元替代故障的正常单元。当然，读出放大器21a、21b、25a、25b在正常工作方式下读出从正常单元阵列读出的数据。
如果第三和第四读出放大器25a和25b进行读出操作，与冗余单元阵列24相连接的内部位线BLI、BLI被隔离，并通过输入/输出门29发送充分放大后的数据到输入/输出线IO/IO。同时，由于第一预读出信号ΦRE处于图8中“低”状态而使隔离信号ΦISO为“低”状态从而隔离外部位线对BLO、BLO和内部位线对BLI、BLI。
虽然第三和第四读出放大器25a和25b与第二正常单元阵列23相连而数据只能从冗余单元阵列24读出的原因是图4中的熔断信号ΦFF01使冗余字线RWL被选择而不是正常字线NWL被选择。
在正常方式，冗余控制信号100变为“低”，熔断信号ΦFF01改变状态从而使正常字线NWL被选择，而冗余字线RWL未被选择，以使第三和第四读出放大器25a和25b放大从所选择的正常单元阵列读出的数据。
如上所述，按照本发明将分开的冗余单元阵列提供给每个正常单元阵列以便用读出放大器代替存储器件中损坏的存储单元并不是必须的(例如，图3中，与第一和第二读出放大器21a和21b相连接的第一正常单元阵列20、与第三和第四读出放大器25a和25b相连接的第二正常单元阵列)。在本发明中，用单个冗余单元阵列24执行第一和第二正常单元阵列20和23的冗余，从而有可能减小存储器件尺寸从而提高其集成度。
权利要求
1.一种包含多个各有读出放大器的正常单元阵列的半导体存储器件的冗余装置，其特征在于包含有用于响应隔离信号隔离或连接相邻的所述正常单元阵列之间位线的隔离装置，至少只与所述相邻冗余单元阵列之一相连接的冗余单元阵列，控制信号发生装置，用于产生所述隔离信号和读出信号，对分别对应于与所述冗余单元阵列相连的一个所述正常单元阵列以及与所述冗余单元阵列不相连的另一个所述正常单元阵列的读出放大器加以控制，响应外部输入地址信号的故障以及选择所述冗余单元阵列字线的信号而产生冗余控制信号的装置。
2.如权利要求1所述的冗余装置，其特征在于所述冗余单元阵列布局在输入和输出线附近。
3.一种半导体存储器件的冗余装置，该装置响应外部输入的地址信号的故障用内部冗余单元替代有故障的正常单元，该冗余装置包含有只与各个带有读出放大器的相邻正常单元阵列中的一个相连接的冗余单元阵列，所述冗余单元阵列在冗余工作方式通过所述一个单元阵列中的读出放大器产生存储的数据。
4.如权利要求3所述的冗余装置，其特征在于还包含响应所述隔离信号，对与所述冗余单元阵列相连接的所述正常单元阵列中的一个和未与所述冗余单元阵列连接的另一正常单元阵列之间的位线进行隔离或连接的隔离装置，用于产生所述隔离信号和读出信号以对分别对应于与所述冗余单元阵列连接的所述正常单元阵列的所述一个及未与所述冗余单元阵列相连的所述正常单元阵列的所述另一个的读出放大器进行控制的控制信号发生装置，以及响应所述外部输入地址信号的故障和选择所述冗余单元阵列的字线的信号而产生冗余控制信号的装置。
5.如权利要求3所述的冗余装置，其特征在于，所述冗余单元阵列至少和输入和输出线邻接布局。
6.在包含各有读出放大器的多个正常单元阵列的半导体存储器件中，响应外部输入地址信号的故障用内部冗余单元阵列替代有故障的正常单元阵列的冗余方法，包含以下步骤将所述冗余单元阵列只与相邻正常单元阵列中任一个中所使用的读出放大器相连接，将隔离门布局在与所述冗余单元阵列连接的所述正常单元阵列的一个及未与所述冗余单元阵列相连接的所述正常单元阵列的另一个的位线之间，所述隔离门响应隔离信号隔离或连接所述位线，响应所述外部输入地址信号故障及所述隔离信号分别将对应于第一或第二状态的冗余控制信号加到所述读出放大器和隔离门，从而在所述冗余控制信号处于第二状态时通过与所述冗余单元阵列相连的读出放大器输出存储在所述冗余单元阵列中的数据。
7.如权利要求6所述的冗余方法，其特征在于，禁止所述正常单元阵列的字线而只允许在所述冗余控制信号为第二状态时被启动。
8.如权利要求6所述的冗余方法，其特征在于，当所述冗余控制信号为第一和第二状态期间，只有与所述冗余单元阵列连接的读出放大器工作，而当所述冗余控制信号为第二状态时所述隔离门不工作。
全文摘要
一种包含各有读出放大器的多个正常单元阵列的半导体存储器件的冗余装置，它包含响应隔离信号对相邻正常单元阵列间位线进行隔离或连接的隔离门、只有一个相邻冗余单元阵列相连接的冗余单元阵列，用于产生隔离信号和读出信号的控制信号发生装置，响应外部输入的地址信号的故障和选择冗余单元阵列的字线的信号而产生冗余控制信号的装置。
文档编号G11C11/401GK1062613SQ9110251
公开日1992年7月8日 申请日期1991年4月10日 优先权日1990年12月22日
发明者昔容轼 申请人:三星电子株式会社