专利名称：多比特单元的数据检测设备及方法
技术领域：
本发明涉及从半导体器件读出数据的设备和方法，特别是涉及多比特单元的数据检测设备和方法，它读出在由两个或几个多电平编程的存储器单元中的数据。
一般地，半导体存储器器件包括一个易失存储器器件，它在擦除存储的数据之后可存储新的数据，和一个非易失存储器器件，它永久地保持存储的数据。易失存储器件包括一个RAM，能够执行数据写入和数据读出。非易失存储器件包括一个ROM、一个EPROM和一个EEPROM。如果一旦存入数据，ROM不能编程，在擦除存储的数据之后EPROM和EEPROM能够再编程。EPROM使用红外线擦除存储的数据。同时EEPROM用电的方法擦除存储的数据。
随着通信工业的发展，要求具有高容量的存储器器件，因此DRAM广泛地用作存储介质。但是，由于DROM要求具有一定容量的存储电容器，它在一定的时间期间执行更新操作有缺点。关于这个方面，EEPROM不要求更新操作，它已代替DROM而稳定地发展。
但是，EEPROM能够只读出一个数据，例如存储器单元中的“1”或“0”，因此它要求尽可能多的存储器单元，导致每比特的费用高。
为了避免这个问题，正积极地研究多比特单元。由于多比特存储器单元在一个存储器单元中存储多于2比特的数据，在同一个芯片中数据的存储综合可大大地改善，而不减少存储器单元的容量。
这样的多比特存储器单元以每单元多电平的阈值电压编程以便存储每单元2比特数据，各单元以四个阈值电压电平22＝4编程，四个阈值电压电平分别具有逻辑值00、01、10、11。
为了通过编程许多电平增加每个单元的比特数，要求准确地调整阈值电压电平。另外，要求执行准确的检测以高速多电平编程的数据。
以多比特编程的常规的多比特存储器单元的数据检测设备参照附图叙述。
图1是常规的多比特存储器单元的数据检测设备的配置。图2是表示常规的多比特存储器单元的数据检测设备的操作的图。
常规的多比特存储器单元的数据检测方法包括将一定的电压加在控制门以读出数据和确定来自所加的电压的漏电流以便读出多比特存储器数据。
如图1中所示的，在具有一个浮栅(floating gate)F.G，一个控制门C.G，一个源区S和一个漏区D的EEPROM中，检测放大器S.A连接到该漏区D。在这时，检测放大器S.A具有多个参考的电流。
前面所述的常规的多比特存储器单元的数据检测方法在下面详细地叙述。
首先，建议存储器单元由多电平的阈值电压编程，即，如图2中所示的，在2比特数据写入的情况下，该存储器单元以在浮栅F.G的四个阈值电压0V、VT0、VT1、VT2之一编程。当加一个正电压到该源区S时，一定的电压VREAD选择地加到存储器单元的控制门C.G以便读出。然后相应于在浮栅F.G编程的存储器单元数据的状态的漏电流ID被输出到检测放大器S.A。
检测放大器S.A比较其中的多电平的参考电流与在不同步骤来自存储器单元的漏电流以便读出数据。
如图2中所示的，在由浮栅F.G的阈值电压VT0编程存储器单元数据读入EEPROM的情况下，相应于该编程的数据的漏电流IR被输出到检测放大器S.A。而在由在浮栅F.G的阈值电压VT1编程的情况下，漏电流IR被输出。
检测放大器S.A比较来自存储器单元的漏电流与其中的多电平的参考电流以执行数据检测。
但是，常规的多比特存储器单元的数据检测设备和方法有几个问题。
首先，由于检测放大器必须比较来自多电平的存储器单元的电流以读出数据，所以该检测放大器必须具有多电平的参考电流。因此，检测放大器的体积变得更大。特别是，由于在页面模式读出中要求大量的比特(128比特)，芯片以及检测放大器的体积变得较大。
另外，由于必须以检测放大器提供多个参考电流，功率消耗增加了。
因此，本发明针对多比特单元的数据检测设备和方法，基本上消除了由于现有技术的限制和缺点引起的一个或几个问题。
本发明的一个目的是提供多比特单元的数据检测设备和方法以便减少芯片体积和功率消耗。
本发明的另外的特性和优点在下面叙述，而且一部分从描述中会清楚，或者可通过本发明的实践学习。本发明的目的和其它优点通过特别在书面描述中和权利要求书以及附图提出的结构实现和得到。
为了取得这些和其它的优点和根据本发明的目的，根据本发明的多比特存储器单元的数据检测设备包括一个基准电压发生器，用于产生多个基准电压；一个开关，用于输出从基准电压发生器产生的多个基准电压之一到存储器单元的控制门；一个传感器，用于检测加上基准电压的存储器单元的输出信号；一个控制器，用于控制该开关提供最中间的基准电压到控制门，和响应该传感器的输出信号提供比该目前所加的基准电压较低的基准电压或较高的基准电压的中间基准电压；和一个移位器，通过移位该传感器的输出信号输出m比特数据。
该利用m比特编程的多比特存储单元的数据检测方法包括三个步骤第一步产生2m-1不同的基准电压；第二步将基准电压的一个中间基准电压加到存储单元的控制门并且根据是否检测到该存储单元的漏电流输出最高比特数据“0”或“1”；而第三步，如果检测到漏电流，将比目前所加的基准电压低的基准电压中的中间基准电压加到该存储单元的控制门，而如果没有检测到该漏电流，则将比目前所加的基准电压高的基准电压加到该存储单元的控制门，以便根据是否检测到该存储单元的漏电流通过重复输出数据输出最低比特数据。
应该懂得，前面的总的描述和下面的详细描述是示例性的和说明性的，而且在于提供如权利要求书那样的本发明的进一步的说明。
所包括的附图提供本发明的进一步的理解和包括在并且构成本说明书的一部分，这些
本发明的实施例并且与说明书一起用于说明附图的原理在附图中图1是常规的多比特存储单元的数据检测设备的配置；图2是表示常规的多比特存储器单元的数据检测设备操作的图；图3是根据本发明的实施例的多比特存储单元的数据检测设备的配置方框图；图4是图3的控制器的详细电路图5是图4的解码器的详细电路图；图6是图3的开关的详细电路图；图7是表示根据本发明的实施例的多比特存储单元的数据检测操作的序列图；图8表示根据本发明的m比特单元的阈值电压和相应于该阈值电压的基准电压；图9表示根据本发明的实施例的基准电压的选择；图10是根据本发明的多比特存储单元的数据检测方法的序列图；和图11是根据本发明多比特存储单元的数据检测方法的时序图。
现在对照附图详细地叙述根据本发明的多比特存储单元的数据检测设备和方法。
根据本发明的多比特存储单元的数据检测设备包括一个基准电压发生器1、一个开关2、一个检测器4、一个移位寄存器6和一个控制器5。该基准电压发生器1输出多个基准电压(在m个比特的情况下为2m-1个电压)。开关2输出多个基准电压(2m-1个电压)之一到存储单元3的控制门。检测器4输出存储单元3来的漏电流值，在其中被加上一个基准电压，与基准值比较。通过暂时存储从检测器4来的输出信号，移位寄存器6输出从存储单元3读出的m比特数据。通过输入一个外部时钟信号和检测器4的一个输出信号，控制器5控制开关2输出基准电压的一个中间基准电压，和假如加上了中间基准电压，根据确定检测器4的输出电压来选择比目前所加的基准电压低的基准电压或高的基准电压的一个中间基准电压。
如图4所示的，控制器5包括一个时钟信号控制器8，用于输出同步时钟信号CL，以便通过逻辑地操作主时钟信号CLOCK和开始信号START执行数据检测，一个锁存器9，用于锁存由时钟信号控制器输出的时钟信号输入的信号，一个选择器10，用于操作检测器4的输出信号和锁存器9的输出信号并且输出所操作的输出信号到锁存器9的输入端以便选择一个需要的基准电压，和一个解码器7，通过逻辑操作锁存器9的输出信号来输出基准电压选择信号CL0、CL1、CL2、...到开关2。时钟信号控制器8包括一个延迟电路IC1，在延迟它一定时间之后输出开始信号START，一个与非门(NAND)IC2，用于逻辑操作该延迟电路的输出信号和主时钟信号CLOCK并且反向输出这些信号，以及第一与门(AND)IC3，用于逻辑操作与非门IC2的输出信号和开始信号START以及输出这些信号到锁存器9的时钟信号。
锁存器9包括第一和第二触发器F/F1，F/F2，通过锁存它从时钟信号控制器8的第一与门IC3输出信号。
选择器10包括第一反相器IC4，用于反相检测器4的输出信号，第二反相器IC5，用于反相反馈的第一触发器F/F1的输出信号，第二与门IC6，用于逻辑操作第二反相器IC5的输出信号和检测器4的输出信号并且输出这些信号到第一触发器F/F1的输入端，和一个非门(NOR)，用于逻辑操作和反相第一反相器IC4的输出信号及第二与门IC6的输出信号并且输出这些信号到第二触发器F/F2的输入端。
图4表示在2比特存储单元的情况下的控制器5。在2比特或更多存储单元的情况下，逻辑门和触发器的配置取决于比特数。
参见图5，解码器7包括第三反相器IC8，用于反相第一触发器F/F1的输出信号，第四反相器IC9，用于反相第二触发器F/F2的输出信号，第三与门IC10，用于逻辑操作开始信号START和第三及第四反相器IC8，IC9输出第一基准电压选择信号CL1，第四与门IC11，用于逻辑操作第三反相器IC8、开始信号START和第二触发器F/F2的输出信号以便输出第二基准电压选择信号，和第五与门IC12，用于逻辑操作第四反相器IC9、开始信号START和第一触发器F/F1的输出信号以便输出第三基准电压选择信号CL2。
由m比特或更多比特编程的存储单元的数据检测设备包括具有2m-1个与门的解码器7。
参见图6，开关2包括多个晶体管Q1、Q2、Q3，用于分别转换由控制器5的基准电压选择信号CL1、CL2、CL3从基准电压发生器1产生的多个基准电压(2m-1个基准电压)，和一个晶体管Q4，利用复位信号RESET清除从多个晶体管Q1、Q2、Q3输出到一个输出端的基准电压。
根据本发明的多比特存储单元的数据检测方法在下面对照附图进行叙述。
如图8所示的，基准电压是相应的阈值电压值之间的一个值。例如，在具有3比特多电平的存储单元的情况下，该阈值电压可具有八个电平。
具有八个电平的阈值电压可以是VT，0、VT，1、VT，2、VT，3、VT，4、VT，5、VT，6、VT，7，而基准电压可以是在相应的阈值电压即VR，0、VR，1、VR，2、VR，3、VR，4、VR，5、VR，6、VR，7之间的值。
换句话说，如果该域值电压为1、2、3、4、5、6、7、8，则基准电压变为1.5、2.5、3.5、4.5、5.5、6.5、7.5。因此，在m比特存储单元的情况下，阈值电压和基准电压分别可以是2m和2m-1。
基准电压发生器1产生如上所述的基准电压组。
响应检测器4的输出信号将产生的基准电压加到存储单元3的控制门的三个步骤将对照图9叙述。
首先，如果大于在存储单元3中编程的阈值电压的该基准电压加到存储单元3的控制门，则该存储单元接通。如果小于该阈值电压的该基准电压被加到存储单元3的控制门，则该存储单元不接通。如果存储单元3接通，则检测器4输出低信号。如果不接通，则检测器4输出高信号。
为了简单地说明根据本发明的数据检测方法，在多比特存储单元3中编程该数据时，假定最低数据000被编程为最低阈值电压，而最高数据111被编程为最高阈值电压。还假定3比特数据是在一个存储单元中被编程的。
根据本发明的数据检测方法，如果输入开始信号，则多个(2m-1)基准电压的中间(2m/第二)基准电压被加到存储单元的控制门。
即，在第一步中图8中所示的7个基准电压的基准电压VR，3被加到存储单元3的控制门。
在上述的第一步的基准电压VR，3加到存储单元3的控制门的条件下，如果检测器4的输出信号是低的，则存储单元3接通，而且编程的阈值电压低于所加的基准电压VR，3即，在存储单元中编程的阈值电压是VT，0、VT，1、VT，2或VT，3之一。
相反，在第一步的基准电压VR，3加到存储单元3的控制门的条件下，如果检测器4的输出信号是高的，则存储单元3关断，而且编程的阈值电压高于所加的基准电压VR，3。即，在存储单元中编程的域值电压是VT，4、VT，5、VT，6或VT，7之一。
因此，在第一步的中间基准电压VR，3加到该存储单元的控制门的条件下，如果检测器4的输出信号是低的，则比第一步的基准电压低的基准电压在第二步被加到该存储单元的控制门。在第一步的中间基准电压VR，3加到该存储单元的控制门的条件下，如果检测器4的输出信号是高的，则比第一步的基准电压高的基准电压在第二步被加到该存储单元的控制门。
在这时，比第一步的基准电压的较低的基准电压的或较高的基准电压的该中间基准电压在第二步被加上。
即，在加上基准电压VR，3的条件下，如果检测器4的输出信号是低的，则比第一步基准电压VR，3较低的基准电压的中间(2m/第四)基准电压VR，1在第二步被加上。如果检测器4的输出信号是高的，则比第一步的基准电压更高电压的中间(2m/2+2m/第四)基准电压VR，5在第二步被加上。
在第二步的基准电压VR，1或VR，5加到该存储单元的控制门的条件下，则当检查检测器4的输出信号时重复上述步骤。
即，在第二步的基准电压VR，1加到该存储单元的控制门的条件下，如果检测器4输出信号是低时，则比第二步的基准电压VR，1更低的基准电压VR，0在第三步加到该存储单元的控制门。在第二步的基准电压VR，1加到该存储单元的控制门的条件下，如果检测器4输出信号是高时，则比第二步的基准电压VR，1更高的基准电压VR，2在第三步加到该存储单元的控制门。
而且，在第二步的基准电压VR，5加到该存储单元的控制门的条件下，检测器4输出信号是低时，则比第二步的基准电压VR，5更低的基准电压VR，4在第三步加到该存储单元的控制门。在第二步的基准电压VR，5加到该存储单元的控制门的条件下，如果检测器4输出信号是高时，则比第二步的基准电压VR，3更高的基准电压VR，6在第三步加到该存储单元的控制门。
换句话说，在第三步，基准电压VR，0、VR，2、VR，4、VR，6之一被加到存储单元的控制门。
最后，在第三步响应该基准电压和检测器4的输出信号执行编程的数据的读出。
即，在基准电压VR，0加到存储单元的控制门的条件下，如果检测器4的输出信号是低的，则数据000被编程。如果检测器4的输出信号是高的，则数据001被编程。
此外，在基准电压VR，2加到存储单元的控制门的条件下，如果检测器4的输出信号是低的，则数据010被编程。如果检测器4的输出信号是高的，则数据011被编程。
在基准电压VR，4加到存储单元的控制门的条件下，如果检测器4的输出信号是低的，则数据100被编程。如果检测器4的输出信号是高的，则数据101被编程。
在基准电压VR，6加到存储单元的控制门的条件下，如果检测器4的输出信号是低的，则数据110被编程。如果检测器4的输出信号是高的，则数据111被编程。
对于存储单元中的数据检测，为了编程m比特数据(2m阈值电压)，该基准电压被加上m次(例如，在比特存储单元的情况下，该基准电压被加上三次)。
如上所述的多比特存储单元的数据检测设备的操作将对照图7叙述。
图7表示在2比特数据读出的情况下的操作顺序。
在2比特检测的情况下，需要三个基准电压。
在主时钟信号CLOCK被加上和复位的条件下，如果输入开始信号START，则控制器5的中间基准电压VR，1被加到存储单元的控制门。(1S)检测放大器4检测具有所加的基准电压的存储单元的漏电流。然后，如果检测到该漏电流它输出低信号，或者没有检测到漏电流则输出高信号。(2S)在初始的中间基准电压加到存储单元的控制门的条件下，如果检测器4的输出信号是低的，则在移位寄存器6中移位检测数据的最高比特数据“0”。(3S)。比初始基准电压低的基准电压VR，0与下一个时钟信号一致地由控制器5加到存储单元3的控制门。(4S)在基准电压VR，0被加到存储单元的控制门的条件下，如果由检测器4检测的存储单元的漏电流是低的，则在移位寄存器6中移位检测数据的最低比特“0”。(5S)。如果该漏电流是高的，则在移位寄存器6中移位检测数据的最低比特“1”。(6S)如果在第二步(2S)中检测器4的输出信号是高的，则在移位寄存器6中移位检测数据的最高比特“1”。(7S)。比初始基准电压更高的基准电压VR，2与下一个时钟信号一致地由控制器5加到存储单元3的控制门。(8S)在基准电压VR，2被加到存储单元的控制门的条件下，如果由检测器4检测的存储单元的漏电流是低的，则在移位寄存器6中移位检测数据的最低比特“0”。(9S)。如果该漏电流是高的，则在移位寄存器6中移位检测数据的最低比特“1”。(10S)如前所述的，在2比特数据的情况下，该基准电压两次加到存储单元的控制门，然后通过从最高比特到最低比特输出数据执行数据检测。
控制器5的操作将对照图4叙述。
在输入开始信号之前的初始状态，检测器4总是输出高信号，而每个触发器F/F0，F/F1输出低信号。
因此，第一与门IC6的输出信号是高，而非门IC7的输出信号是低，使得高信号加到第一触发器F/F0的输入端D0，而低信号加到第二触发器F/F1的输入端D1。
在主时钟信号CLOCK被加上和复位的条件下，如果开始信号START输入到控制器5的延迟电路IC1和第一与门IC3，则延迟电路IC1延迟开始信号一定的时间期间以便输出它到与非门IC2。不管主时钟信号，在一个延迟的时间第一与门IC3输出高信号。因此，时钟信号CK被加到第一和第二触发器F/F0，F/F1。
如上所述的，如果时钟信号被加到第一和第二触发器F/F0，F/F1，则第一触发器F/F0输出高信号而第二触发器F/F1输出低信号。
因此，如在图5中所示的，解码器7输出基准电压选择信号的中间选择信号CL1作为高信号以便提供三个基准电压的中间基准电压VR，1到存储单元3的控制门。
如果中间基准电压VR，1提供给存储单元3，则检测器4的输出信号取决于存储单元3的编程条件而变化。
即，如果存储单元3由比中间基准电压VR，1更低的阈值电压电平编程，则检测器4输出低信号。如果它是由比中间基准电压VR，1更高的阈值电压电平编程，则检测器4输出高信号。
如上所述，如果中间基准电压VR，1提供给该存储单元的控制门，则检测器4的输出信号由控制器5识别，使得再次选择最低的基准电压或最高的基准电压。
如果检测器4的输出信号是低的，则第一或非门IC7的输出信号以及第一与门IC6的输出信号也是低的。因此，低的信号被加到触发器F/F0、F/F1的输入端。然后，在延迟电路IC1中延迟了一定时间期间的开始信号被加到与非门IC2。与非门IC2通过反相它而输出主时钟信号。与门IC3输出从与非门IC2来的输出信号作为相应的触发器F/F0、F/F1的时钟信号。
因此，触发器F/F0、F/F1输出低信号到解码器7。解码器7输出基准电压选择信号CL0作为高信号以便选择最低的基准电压VR，0。
相反，如果在中间基准电压VR，1提供给该存储单元的控制门的条件下检测器4的输出信号为高，则低的信号被加到第一触发器F/F0的输入端，而高信号加到第二触发器F/F1的输入端。因此，相应的触发器分别输出低信号和高信号作为时钟信号。解码器7输出最高的基准电压VR，2。
如前所述，控制器5允许中间基准电压VR，1在高状态的开始信号的延迟的瞬间提供给该存储单元的控制门，而且还允许检测器4输出基准电压的较低的基准电压VR，0或较高的基准电压VR，2。
来自检测器4的基准电压被加到控制器5，然后在最后被加到移位寄存器6以便输出该数据。
即，如果在中间基准电压VR，1提供给该存储单元的控制门的条件下检测器4的输出信号是高的，则控制器5允许比中间基准电压VR，1高的基准电压被加到存储单元3的控制门。在同时，数据01被存储在移位寄存器6。如果检测器4的输出信号是低的，则控制器5允许比中间基准电压VR，1低的基准电压VR，0被加到存储单元的控制门和在同时数据00被存储在移位寄存器6。
而且，如果在比中间基准电压VR，1高的基准电压VR，2提供给该存储单元的控制门的条件下检测器4的输出信号是高的，则数据11被存储在移位寄存器6中。而如果检测器4的输出信号是低的，则数据1被存储在移位寄存器6中。
如上所述，在该存储单元以2比特的多电平编程的情况下，该基准电压被加上两次，并且根据检测器4的输出信号输出数据11、10、01或00。
如上所述根据本发明的多比特存储单元的数据检测设备和方法具有以下效果。
由于多电平的基准电压加到由于数据检测操作的存储器的控制门，检测放大器的体积以及功耗可减小。
另外，由于m比特存储单元利用2m个阈值电压编程，通过将该基准电压加上m次进行数据检测，所以数据检测速度可改善而且功耗可减小。
本领域的技术人员知道，制造本发明的相移掩蔽的方法中可进行各种修改和变化而不脱离本发明的精神和范围。因此，本发明的意图是要覆盖本发明的修改和变化，它们是与权利要求书的范围和等效物一致的。
权利要求
1.一种多比特存储器单元的数据检测设备，包括一个基准电压发生装置，用于产生多个基准电压；一个开关装置，用于输出从基准电压发生装置产生的多个基准电压之一到存储单元的控制门；一个检测装置，用于检测加上基准电压的存储单元的输出信号；一个控制装置，用于控制该开关装置以便提供最中间的基准电压到控制门，和响应该检测装置的输出信号提供比该目前所加的基准电压低的基准电压或高的基准电压的中间基准电压；和一个移位装置，通过移位该检测装置的输出信号输出m比特数据。
2.根据权利要求1的多比特存储单元的数据检测设备，其中该控制装置包括:一个时钟信号控制器，用于输出同步时钟信号，以便通过逻辑地操作主时钟信号和开始信号执行数据检测；一个锁存器，用于锁存以该时钟信号控制器输出的时钟信号输入的信号；一个选择器，用于操作检测装置的输出信号和该锁存器的输出信号并且输出所操作的输出信号到锁存器的输入端以便选择一个需要的基准电压，；和一个解码器，通过逻辑操作该锁存器的输出信号输出最后的基准电压选择信号。
3.根据权利要求2的多比特存储单元的数据检测设备，其中该时钟信号控制器包括一个延迟电路，在延迟它一定时间之后输出开始信号；一个与非门，用于逻辑操作该延迟电路的输出信号和外部主时钟信号并且通过反相它们输出这些信号；以及第一与门，用于逻辑操作与非门的输出信号和开始信号并且输出这些信号到该锁存器的时钟信号。
4.根据权利要求2的多比特存储单元的数据检测设备，其中该锁存器包括第一和第二触发器，通过锁存它从时钟信号控制器输出一个输入信号。
5.根据权利要求2的多比特存储单元的数据检测设备，其中该选择器包括第一反相器，用于反相检测装置的输出信号；第二反相器，用于反相反馈的第一触发器的输出信号；第二与门，用于逻辑操作第二反相器的输出信号和检测装置的输出信号并且输出这些信号到第一触发器的输入端；和一个非门，用于逻辑操作和反相第一反相器的输出信号及第二与门的输出信号并且输出这些信号到第二触发器的输入端。
6.根据权利要求2的多比特存储单元的数据检测设备，其中该解码器包括第三反相器，用于反相第一触发器的输出信号；第四反相器，用于反相第二触发器的输出信号；第三与门，用于逻辑操作第三及第四反相器以及开始信号以便输出第一基准电压选择信号；第四与门，用于逻辑操作第三反相器、开始信号和第二触发器的输出信号以便输出第二基准电压选择信号；和第五与门，用于逻辑操作第四反相器、开始信号和第一触发器的输出信号以便输出第三基准电压选择信号。
7.根据权利要求2的多比特存储单元的数据检测设备，其中开关装置包括多个晶体管，用于分别转换由控制装置的基准电压选择信号从基准电压发生器产生的多个基准电压；和一个晶体管，利用复位信号清除从多个晶体管输出到一个输出端的基准电压。
8.一种由m比特编程多比特存储单元的数据检测方法，包括三个步骤第一步产生2m-1个不同的基准电压；第二步将基准电压的一个中间基准电压加到存储单元的控制门并且根据是否检测到该存储单元的漏电流输出最高比特数据“0”或“1”；和第三步，如果在第二步检测到漏电流，将比目前所加的基准电压低的基准电压中的中间基准电压加到该存储单元的控制门，而如果没有检测到该漏电流，则将比目前所加的基准电压高的基准电压中的中间基准电压加到该存储单元的控制门，以便根据是否检测到该存储单元的漏电流通过重复输出数据来输出最低比特数据。
9.根据权利要求8的多比特存储单元的数据检测方法，其中如果检测到该存储单元的漏电流，则输出相应的比特数据“0”，或者如果没有检测到该存储单元的漏电流，则输出相应的比特数据“1”。
10.根据权利要求8的多比特存储单元的数据检测方法，其中第三步重复m-1次。
全文摘要
多比特存储单元的数据检测设备和方法包括步骤将文档编号G11C11/56GK1163461SQ9710225
公开日1997年10月29日 申请日期1997年1月17日 优先权日1996年6月26日
发明者崔雄林 申请人:Lg半导体株式会社