专利名称：具有地址转换电路的半导体存储器件的制作方法
技术领域：
本发明涉及一种半导体器件，特别涉及预先确定故障区地址和避免使用故障区地址的存储器。
随着半导体存储器容量的增大，生产成品率下降。因此，已提出了一种力求避免使用故障地址的存储器。日本特开平8-102529公开了这样一种半导体存储器，该专利申请对应于美国专利5596542。
附
图1展示了现有技术的该第一实例单元阵列的布局图。DRAM采用包括主字线和子字线的双字线结构。所以，选择字线时要根据主字线译码器列401和子字线译码器列402中的X(低)地址。
图2展示了该第一现有技术的主字线译码器的电路图。在该主字线译码器中，熔丝501的一端与N沟道MOS晶体管M3和反相器INV24的输入相连。熔丝501的另一端与电源端Vcc相连。反相器INV24的输出输入到NMOS晶体管M3的栅极、AND电路的一个输入和NMOS晶体管M1的栅极。NMOS晶体管M1和M2控制预充电的轮换呼叫信号RCX的电位。用于将块选信号BSL反相的反相器INV21的输出连接到AND电路的其它输入。地址信号X4TX5Tn和X2TX3Tn输入到NAND电路。NAND电路的输出与块选信号BSL的反相信号一起输入到第一NOR电路NOR1。第一NOR电路NOR1的输出与AND电路的输出一起输入到第二NOR电路NOR2。另外，第一NOR电路NOR1的输出输入到用于控制轮换呼叫信号RCX的NMOS晶体管M2的栅极。第一NOR的电路NOR1的输出通过由升高的电源电压VBOUT驱动的反相器INV22和反相器(驱动器)INV23连接到主字线MWL。第二NOR电路NOR2的输出连接到主字线MWLB。
通过断开熔丝501，禁止连接到从主字线译码器输出的主字线MWL的字线和连接到该字线的存储单元。熔丝501是否断开可以通过轮换呼叫测试从外部读出。在轮换呼叫测试模式下，探测根据布线OR逻辑连接的轮换呼叫信号是否降到低电平。这种常规实例DRAM的用户首先进行轮换呼叫测试，并在使用DRAM前进入故障地址表中的故障簇(一簇由多个扇区构成)的X地址。
还有一种转换故障地址，并用之作为1/4容量存储器，以补救受损的生产，防止成品率下降的方法。日本特开平7-85696披露了此方法。图3展示了该第二种现有技术的块布局图。第二现有技术不具有主和子字线结构。图4展示了第二现有技术的地址系统电路的框图。
在第二现有技术的情况下，由10位地址X0-X9确定X地址，由10位地址Y0-Y9确定Y地址。地址位X9和Y9为最高有效地址位。存储器的内部被最高有效地址位X9和Y9分成四个区。如图3所示，如果含有(X9,Y9)=(0,0)和(0,1)的块中存在故障单元，利用图4的地址转换电路转换地址，从而在输入(X9,Y9)=(0,0)时实际上选择含(1,0)的块。而且，禁止其它三个块，并用作1/4容量存储器。
在例如硬盘等存储器件的情况下，输入和输出总线利用相同的布线，以减少总线布线数。所以，利用共同输入和输出的总线用一个命令输入第一扇区地址和将要连续存取的扇区数，以提高总线的利用率，此后，准备只传递输入/输出数据的操作模式。这种操作模式下，由于不必为每个扇区输入一个命令，所以总线利用率提高。然而，在存在故障簇和扇区地址不连续时，无法利用连续存取操作模式。
第一现有技术的问题是，由于在存在故障簇的情况下不能利用连续存取模式，所以数据的处理能力下降。第二现有技术具有另外的问题，由于容量下降到1/4，极大地降低了容量。而且，简单的地址转换会引起先前的故障地址和非故障地址的地址重复。
因此，本发明的目的是提供一种避免现有技术的上述问题的新颖半导体存储器。
本发明另一目的提供一种具有可连续存取区宽和高效数据传递速率的半导体存储器。
本发明再一目的是用非故障地址把故障地址换掉，但既不会显著增加元件数，也不会增大芯片面积，其中可通过将译码器中的地址反相便可简单地进行地址的转换，并且地址转换电路设置于主字线译码器和列译码器的交会点处。
以下的详细说明和各附图可以使本发明的这些和其它目的变得更清楚。
图1是现有技术第一实例的电路布局图；图2是第一现有技术的主字线译码器的电路图；图3是现有技术的第二实例的电路布局图；图4是展示第二现有技术的地址系统电路的信号的框图；图5是常规实例的局部译码器电路的电路图；图6是展示本发明半导体存储器工作原理的框图；图7是本发明一个实施例的电路图；图8是图7的半导体存储器的布局图；图9是D锁存电路和地址转换电路的电路图；图10是本发明一个实施例的熔丝电路的电路图；图11是展示该实施例的地址转换的布局图；图12是本发明另一实施例的熔丝电路的电路图；图13是该实施例的块选信号发生电路的电路图；图14是展示本发明一个实施例的另一地址转换的布局15是展示图14的地址转换的布局图。
本发明中，能够将故障地址用非故障地址换掉，以保证对非故障地址区进行连续存取。
下面根据图6解释本发明的原理。图6中，存储单元阵列包括多个存储单元区。地址译码器选择这些存储单元区中的一个。地址转换电路用非故障区地址把故障区地址换掉。以此方式实现对非故障区的连续存取。此转换电路用利用冗余电路的不同形式或存取地址转换故障地址，从而跳过故障地址。
下面参照图7-11说明本发明的第一实施例。该实施例的半导体存储器采用主-和子字线系统，如图7所示，具有X地址缓冲器101、主字线译码器的局部译码器102、主字线译码器103、子字线译码器的局部译码器104、子字线译码器105、Y地址缓冲器106及列译码器107。
从X地址缓冲器101向主字线译码器的局部译码器102和子字线译码器的局部译码器104输入X地址(Xi)。局部译码器102的输出输入到主字线译码器103，并且主字线被输出。该实施例的主字线译码器103可以具有如图2所示的常规电路布局。主字线输入到子字线译码器105，以选取子字线。两个子字线的单元用作一个扇区。而且，因为选取了16条子字线，所以主字线由8个扇区构成。各扇区的集合称为一个簇。
该实施例在主字线译码器串中进行地址转换。来自最低有效位的两个X地址X0和X1被局部译码器104局部译码，然后输入到子字线译码器105。子字线译码器105将包括于主字线中的地址和没包括在主字线中的地址译码，并最终译码每个地址，选取两条子字线(尽管可以选取1条或4条，而非2条)。也就是说，由主字线译码器103译码的主字线和由局部译码器104译码的局部译码信号输入到子字线译码器105。将该信号局部译码为的是简化子字线译码器105的电路结构。由于芯片上存在许多子字线译码器，所以可以减少子字线译码器105的面积。
图11展示了该实施例的地址转换的实例。在由主字线译码器103译码的地址位X8-X2表示时，故障簇的X地址表示为“0001010。在这些地址位中，将位X2、X4、X6、X7和X8反相，于是故障簇地址0001010转换为非故障簇地址“1111111”。这种地址转换增大了连续存取扇区的能力。即，在该实施例中，当选取0001010故障簇的地址被输入时，实际上还是选取了非故障簇1111111。因此，可以连续存取各扇区即，根据本发明改善了常规技术中从0000000到0001001和从0001011到1111111的分开的非故障簇地址，以便可以从0000000到1111110延续非故障簇地址。
另一方面，，在从外部输入地址以选取1111111簇时，实际上选取了0001010故障簇。由于采用了现有技术的第一实例，该实施例的DRAM用户首先进行轮换呼叫测试，并在使用DRAM前进入故障地址表中的该故障簇的X地址。
图11右侧的表展示了是否要切断图10中的熔丝。
图14展示了存在两个故障簇的情况。这种情况下，通过将所有地址位反相，可以连续存取从簇地址0000000最高到簇地址1011111前的各簇。即，可以存取到转换的故障簇地址的前一个地址，从而明显将故障簇转换到较高级地址，并保证对具有较低级地址的非故障簇的连续存取。
图8中，存储单元阵列201被主字线译码器区202和外围电路203分成8份。局部译码器区205位于主字线译码器区202和Y译码器区204的交会点上，该处设置有主字线译码器的局部译码器102。图9展示了主字线译码器局部译码器102的电路图。反相器INV4和INV5、PMOS晶体管PM2和PM4、及NMOS晶体管NM2和NM4构成D锁存电路，用于根据锁存信号XLATn锁存地址X2。反相器INV1和INV2、及INV3、PMOS晶体管PM1和PM3及NMOS晶体管NM1和NM3构成D锁存电路，用于根据锁存信号XLATn锁存地址X3。反相器INV7、INV8、和INV9、PMOS晶体管PM5和PM6、及NMOS晶体管NM5和NM6构成地址X2的地址转换电路。反相器INV10、INV11和INV12、PMOS晶体管PM7和PM8、及NMOS晶体管NM7和NM8构成地址X3的地址转换电路。地址X2和X3由NAND电路NAND1到NAND4译码，并由反相器INV13-INV16放大。
例如，在锁存信号XLATn为高电平时，X2地址被D锁存电路俘获，并在该锁存信号变到低电平时锁存。在通过用地址转换电路将锁存的地址位反相，而可以将故障簇地址转换为较高级的非故障簇地址时，信号X2REVn设定为高电平。由如图10所示的熔丝电路产生信号X2REVn等。在切断了熔丝后，X2转换成反相值。需要较大面积的熔丝电路设置于外围电路区203的一端(图2中的熔丝电路206)，这与尺寸由译码器确定的局部译码器区205形成对照。在大容量DRAM的情况下，信号线具有分层结构，以便建立统一的布线延迟。由于布线延迟集中在芯片的中心，所以外围电路区203的外部具有较大的设计灵活性。图5示出了作为比较的常规局部译码器电路。
下面将参照图12-15说明本发明的第二实施例。在该描述中，半导体存储器与冗余电路结合使用。这种情况下，替换主字线存储于每个存储块中。然而，如图15所示，由于主字线在一个块中短路，所以会造成两个故障簇。这种情况下，只有在选择冗余字线时，才能转换地址X6，此后，用备用主字线代替该冗余字线。在由于短路造成了两个故障簇时，给定块中可用于替换的主字线数(簇)变得不够多，并且因此要使用相邻块的替换主字线(簇)。
例如，图15中，存储单元阵列中存在着3个故障簇或主字线0101000、0101001、0111111。首先，用非故障簇1101000替换故障簇0101000，用非故障簇1101001替换故障簇0101001，用非故障簇1111111替换故障簇0111111。因此熔丝X8REVn被切断。具有公共地址位X8-X6的簇共享相同的块，于是共享相同备用字线。因此，用公共块的备用字线取代已替换的故障地址1101000和1101001。因此，熔丝X6REVnXREDni被切断，已替换的故障簇地址1101001再转换成另一块的地址1111001。结果，由备用字线修复了故障地址1101000和1101001。
图12展示了特定的熔丝电路。符号X2REVn、X3REVn……X6REVn表示地址X2、X3……X6的地址转换电路(见图9)的锁存信号。图12中，除X6REV外X2REV-X5REV、X7REV、X8REV与图10中的X2REV-X5REV、X7REV、X8REV相同。只有在冗余字线激励信号XREDni变为高电平时，地址转换电路才会转换一个地址。图13示出了该实施例的块选信号发生电路。该电路设置于主字线译码器区和读出放大器区的交会区中。符号X6T表示在局部译码区中放大的地址X6的信号，X7T8T表示用于译码地址X7和X8的信号。符号BSL表示选择主字线译码器等的块选信号。符号PBLi表示用于选择读出放大器串的信号。由于读出放大器串由两个块共享，所以其具有由块选信号的OR得到的逻辑。图13中电路的这些输出PBLi输入到读出放大器串，它们的输出BSLi输入到主字线译码器串。尽管由地址X6选择读出放大器两侧的存储块，但仍由两块共享该读出放大器，并且不涉及位线预充电停止信号PBLi。在DRAM的情况下，停止预充电，然后升高字线。因此地址X6的转换只是对存取时间稍有影响，即使是在激励了冗余信号XREDi后进行该转换也是一样。即，与其它块选地址相比，可以延迟地址X6。
尽管以上说明了本发明的优选实施例，但在阅读了说明书并得出它们的等同物的有效范围后，应理解，本发明由所附权利要求书加以限定。
权利要求
1．半导体存储器件，包括分成多个区的存储单元阵列；选择多个区的地址译码器；及地址转换电路，用于用非故障区地址替换故障区地址，并将转换区地址提供给地址译码器。
2．根据权利要求1的半导体存储器件，其特征在于，所述地址转换电路转换地址，以便对非故障区进行连续存取。
3．根据权利要求1的半导体存储器件，其特征在于，替换故障区地址的非故障区地址具有所说多个区中的最高值。
4．根据权利要求2的半导体存储器件，其特征在于，在转换前非故障区地址为多个区中的最高地址。
5．根据权利要求1的半导体存储器件，其特征在于，多个区为多个簇，故障区为故障簇，故障区地址为故障簇地址，非故障区地址为非故障簇地址。
6．根据权利要求1的半导体存储器件，还包括故障区地址检测器，用于检测一个地址，该地址选择所说多个区中的故障区。
7．根据权利要求1的半导体存储器件，还包括设定地址转换电路的设定电路；其中地址转换电路通过根据所说设定电路选择每个地址位的反相输出或非反相输出来转换地址。
8．根据权利要求7的半导体存储器件，其特征在于，设定电路包括对应于所说设定电路的熔丝。
9．根据权利要求1的半导体存储器件，其特征在于，地址译码器是选择多个主字线的主字线译码器。
10．根据权利要求9的半导体存储器件，还包括将列地址译码的列译码器，其中地址转换电路位于主字线译码器和列译码器的交会区。
11．半导体存储器件，包括存储单元阵列，其包括多个块，每块具有多条主字线；主字线译码器，用于选择多个块和多条主字线；故障区地址指示器，其在地址译码器选择了故障字线时发出信号；及地址转换电路，用于把故障字线地址转换为非故障字线地址，并给地址译码器提供转换后的字线地址。
12．根据权利要求11的半导体存储器件，其特征在于，所说多个块中的每块还包括不同于多条主字线的一条冗余主字线，所说地址转换电路还转换各地址，以便主字线译码器选择所述多块中除含有替换过的故障主字线的块以外的一个块的冗余主字线。
13．根据权利要求12的半导体存储器件，其特征在于，所说多块之一与所说多块中的另一块共享一个读出放大器，地址转换电路转换各地址，以便主字线译码器选择共享相同读出放大器的另一块的冗余主字线。
全文摘要
一种半导体存储器件,将故障地址转换为非故障地址,以便保证对非故障地址区进行连续存取。存储单元阵列包括多个存储单元区。地址译码器选择存储单元区之一。地址转换电路把故障区地址转换为非故障区地址,并将转换区的地址提供给地址译码器。由此可实现对非故障区的连续存取。
文档编号G11C29/00GK1217548SQ9812473
公开日1999年5月26日 申请日期1998年11月12日 优先权日1997年11月12日
发明者杉林直彦 申请人:日本电气株式会社