专利名称：半导体多值存储器件的制作方法
技术领域：
本发明涉及一种半导体存储器件，更具体地说其涉及一种用于存储多值数据的半导体多值只读存储器件。
这种半导体多值只读存储器件具有多个用于存储多值数据的存储单元，而这些多值数据分别是由多个被选择性地赋值给这些存储单元的阈值来表示的。多条字线被选择性地连到这些存储单元上，其中被选中的一条字线上的电位电平被逐级地改变。当所选中的字线上的电位电平超过了被选中的一个存储单元的阈值时，电流将流过被选中的该存储单元，从而可以根据定时来确定存储在其中的多值数据。
图1所示为一种现有技术的半导体多值只读存储器件。该现有技术的半导体多值只读存储器件分为两部分，即一个数据存储部分1和一个参考电压发生器2。该数据存储部分1包括多个只读存储单元1a。尽管在图1中未示出，但这些存储单元1a被分别分组进多个被分别指定了存储体地址的存储体中。
在每个存储体中将只读存储单元排列成多行和多列。只读存储单元的各行分别被指定了行地址，而只读存储单元的各列则分别被指定了列地址。因此，利用存储体地址，行地址和列地址可以从存储单元阵列中选择出只读存储单元。
对这些只读存储单元选择性地提供给不同的阈值Vt0/Vt1/Vt2/Vt3，而每个只读存储单元的阈值在其制造过程中便已经确定了。
数据存储部分1另外包括一个存储体地址译码器1b，一个行地址译码器1c，一个列地址译码器1d，一个存储体选择器1e及列选择器1f/1g。只读存储单元的列被选择性地连到位线DL上。行地址译码器1c通过字线WL与存储单元的各行相连，并选择性地将字线WL变为一种有效电平范围内的电平。正如接下来所要说明的，将逐级地改变所选中的字线WL上的有效电平，来查验与所选中的字线相连的只读存储单元中是否存储有多值数据。
存储体地址译码器1b上加载有存储体地址信号，而存储体地址译码器将对此存储体地址信号进行译码以选择性地将存储体选择线EL变为一种有效电平。存储体被选择性地连到该存储体选择线EL上，被选中的存储体与位线DL相连。列地址译码器1d上加载有列地址信号，而列地址译码器1d将使列选择器1f/1g对位线DL进行选择。列选择器1g将把所选中的只读存储单元的列接地线。
数据存储部分1另外包括读出放大器SAMP00,SAMP01…和SAMPxx，差分电路DF00,DF01,...和DFxx和转换器CONV00,CONV01,…和CONVxx。列选择器1f/1g将读出放大器SAMP00-SAMPxx连到被选中的位线DL上，并通过列选择器1f向所选中的位线DL提供电流。如果被选中的只读存储单元中断了该电流，则与其相关的位线将具有高电位电平。另一方面，如果该电流流过了所选中的只读存储单元，则相关位线上的电位电平将降为低电位电平。读出放大器SAMP00-SAMPxx产生分别代表了所选位线DL上的电位电平的读出信号SA00/SA01/.../SAxx，并将这些读出信号SA00-SAxx分别提供给与其相关的差分电路DF00-DFxx。从参考电压发生器2向差分电路DF00-DFxx加载参考信号RSA，由这些差分电路DF00-DFxx对读出信号SA00-SAxx的幅值和参考信号RSA的幅值进行比较。差分电路DF00-DFxx产生代表了多值读出数据的读出信号SO00-SOxx，而这些读出信号SO00-SOxx则分别由差分电路DF00-DFxx提供给转换器CONV00-CONVxx。转换器CONV00-CONVxx的每一个分别将与其相关的读出信号SO00-SOxx转换为一个二位输出数据信号DS00/DS01/…/DSxx。
数据存储部分1另外包括一个恒定电压发生器1h和一个电压选择器1j。该恒定电压发生器1h产生三种恒定电压VG1/VG2/VG3，并将这些恒定电压VG1/VG2/VG3提供给电压选择器1j。电压选择器1j响应定时信号PH1/PH2/PH3选择性地将这些恒定电压VG1/VG2/VG3传送给行地址译码器1c。因此，行地址译码器1c在恒定电压VG1,VG2和VG3之间逐级地改变所选字线WL上的电位电平。
参考电压发生器2包括一个单独的参考放大器2a，一个参考单元阵列2b，参考选择器2c/2d，一个参考行地址译码器2e及一个参考存储体选择器2f。参考单元阵列2b包括排列成多行的参考存储单元RMC，而这些参考存储单元RMC通过参考存储体选择器2f可与参考位线RDL相连。参考选择器2c被连在参考放大器2a和参考位线RDL之间，而另一个参考选择器2d则被连在参考位线RDL与地线之间。
如图2所示，参考行地址译码器2e通过参考字线RWL与参考存储单元RMC相连，而赋值给该参考存储单元RMC的阈值为Vt0。从恒定电压发生器1h向该参考行地址译码器2e加载有恒定电压VG1，于是参考行地址译码器2e将恒定电压VG1加载到参考字线RWL上。参考放大器2a通过参考选择器2c、参考位线RDL和参考存储体选择器2f向参考存储单元RMC提供电流，参考位线上的电位电平被作为参考信号RSA提供给差分电路DF00-DFxx。
多值数据是以如下步骤从存储单元阵列中读出的。恒定电压VG1/VG2/VG3和阈值Vt0/Vt1/Vt2/Vt3被调整为满足如下的大小关系Vt0＜VG1＜Vt1＜VG2＜Vt2＜VG3＜Vt3恒定电压VG1/VG2/VG3与阈值Vt0/Vt1/Vt2/Vt3之间的电势差dV0被设计为恒定的，如下式
dV0=VG1-Vt0=VG2-Vt1=VG3-Vt2参考存储单元RMC和参考字线RWL也满足上述关系，即dV0=VG1-Vt0。
首先，假设所选中的一个存储单元的阈值为Vt0。行地址译码器1c逐级地改变相关字线WL上的电位电平。当该字线WL的电位电平变为VG0时，则所选中的存储单元将导通，从而电流将流过所选中的存储单元。电流的大小与电位差dV0相对应。相关位线上的电位电平将降为低电平Vsa0，读出放大器SAMP00/…/SAMPxx向差分电路DF00/.../DFxx加载读出信号SA00/.../SAxx。如上所述，参考存储单元RMC的阈值被调节为Vt0，而参考行地址译码器2e则提供了一个代表了电位电平Vsa0的参考信号RSA。读出信号SA00/.../SAxx的幅值与参考信号RSA的幅值相等，差分电路DF00/.../DFxx将读出信号SO00/.../SOXX变为高电平H。
接着，假设所选中的存储单元的阈值为Vt1。当行地址译码器1c将字线WL的电势变为恒定电压VG1时，被选中的存储单元将保持截止状态，而与其相关的读出放大器则向差分电路DF00/.../DFxx加载具有高电平Vsa3的读出信号SA00/.../SAxx。该高电平Vsa3高于低电平Vsa0。由于读出信号SA00/.../SAxx的电平比参考信号RSA的电平高，所以差分电路DF00/.../DFxx将把读出信号SO00/.../SOXX保持为低电平。
行地址译码器1c将被选中的字线WL的电势从恒定电压VG1增大为下一个恒定电压VG2。随后所选中的存储单元将导通。电流流过所选中的存储单元，从而使得与其相关的位线DL的电位电平降为低电平Vsa0。差分电路DF00/.../DFxx由此认为其相关位线DL的电位电平与参考位线RDL的电位电平相等，于是将读出信号SO00/.../SOXX的电平变为高电平H。
如果所选中的存储单元的阈值为Vt2，则与其相关的差分电路DF00/.../DFxx在恒定电压VG2变为恒定电压VG3时将把读出信号SO00/.../SOXX的电平从低电平变为高电平。然而，字线WL上的恒定电压VG3并不能使阈值为Vt3的被选中的存储单元变为导通状态，所以被选中的存储单元将一直停留在截止状态。因此，转换器CONV00-CONVxx根据读出信号SO00/.../SOXX从低电平L变为高电平H所在的定时来确定读出数据的值。
现有技术的半导体多值只读存储器件以阈值的形式将多值数据存储在存储单元阵列1a中，并在假设电位电平变得高于所选中的存储单元的阈值时在其中将开始流过预定大小的电流的条件下来确定每个数据的值。然而，该假设并不总成立。如果工艺参数出现波动，则该波动将使得阈值偏离于其目标值Vt0/Vt1/Vt2/Vt3。恒定电压发生器1h则也可能会产生偏离于其设定值的恒定电压VG1/VG2/VG3。在此情况下，恒定电压VG1/VG2/VG3和阈值Vt0/Vt1/Vt2/Vt3之间的关系将不能被满足，从而使转换器CONV00-CONVxx不能为读出数据正确地赋值。
图3所示为从具有设计阈值为Vt0的第一存储单元、阈值因工艺参数波动而由设定值Vt1偏移为稍大值Vt1u的第二存储单元，阈值为设定阈值Vt2的第三存储单元和阈值为设定阈值Vt3的第四存储单元中读出数据的过程。恒定电压VG1/VG2被调整为设定值。然而，恒定电压VG3d则由于恒定电压发生器1h中的问题而比所设定的恒定电压VG3要低。
从第一和第四存储单元中可以正确地读出数据，因而将省略对其的说明。第二存储单元的阈值Vt1u高于所设定的阈值Vt1。第二存储单元由于字线WL上的恒定电压VG1而被截止。当字线WL变为恒定电压VG2时，第二存储单元将导通。然而，字线WL和阈值Vt1u之间的电势差要小于字线WL和Vt1之间的电势差。其结果是，电流不象通常那么强，从而使得位线DL的电势仅仅降为电位电平Vsa0与Vsa3之间的一个电位电平Vsa1。另一方面，参考电压发生器2将参考信号RSA固定为电位电平Vsa0，所以差分电路DF00/.../DFxx将判定位线上的电位电平没有达到高电平H。只有当字线WL的电势变为恒定电压VG3时，差分电路DF00/.../DFxx才认为位线上的电位电平足够低以改变读出信号SA00/.../SAxx的电平。因此，延迟了到高电平的变化。
在位线DL上的电位电平变为恒定电压VG3d之前第三存储单元将使其保持在高电平上，因此差分电路DF00/.../DFxx将把读出信号SO00/.../SOXX保持为低电平L。当字线被变为恒定电压VG3d时，字线WL的电势将超过阈值Vt2，从而使第三存储单元导通。然而，恒定电压VG3d与阈值Vt2之间的电位电平比通常要小，所以电流的大小也小于通常的电流。因此，位线DL的电势将降为电位电平Vsa2的中间值，而相关的差分电路DF00/.../DFxx则将把读出信号SO00/.../SOXX调整为低于高电平H的一个中间电平M。
正如所能理解的，有缺陷的存储单元和有缺陷的恒定电压发生器1h将减小读出信号SO00/.../SOXX与转换器CONV00/.../CONVxx中的高/低电平之间的差数，从而使得转换器CONV00/.../CONVxx易于对读出数据作出误判。因此，现有技术的半导体多值只读存储器件中的固有问题是读出数据的可靠性低。
因此本发明的一个重要目的是提供一种向外部装置输送可靠读出数据的半导体存储器件。
为了实现此目的，本发明提出一种对存储单元阵列和参考单元阵列进行相同影响的思想。
根据本发明的一个方面，提供了一种半导体多值存储器件，包括存储单元阵列，其包括多个存储单元，用于存储选择性地表示多于两个的值的多条数据信息；寻址电路，其具有多条选择性地与所述多个存储单元相连的选择线，并用于驱动所述选择线中的至少一条以在对应于所述多于两个的值的不同定时读出所述多条数据信息；参考信号发生器，其包括多个用于存储分别代表所述多于两个的值的所述参考数据信息的子信息段的参考单元，还包括参考选择线，其分别与所述多个参考单元相连，并被选择性地驱动，以在从所述不同定时中选择并与所述多于两个的值中的至少两个对应的定时读出所述每条数据信息的所述子信息段；及数据鉴别器，其与所述存储单元阵列及所述参考信号发生器相连，并根据从所述存储单元阵列中读出的参考数据信息确定每条数据信息的值以产生输出数据信号，这种半导体多值存储器件的特性和优点将从接下来结合附图所进行的说明中变得显而易见，其中图1所示为现有技术的半导体多值只读存储器件的结构方框图；图2所示为现有技术半导体多值只读存储器件中的参考存储单元阵列的电路结构的电路图；图3所示为在现有技术的有缺陷多值只读存储器件中所观察到的电位波形图；图4所示为根据本发明的半导体多值只读存储器件的电路结构的电路图；图5所示为装在半导体多值只读存储器件中的一个数据存储部分的电路结构的电路图；图6所示为流过数据存储部分的一条电流通路的电路图；图7所示为一起装在数据存储部中的读出放大器和差分电路的电路结构的电路图；图8所示为装在半导体多值只读存储器件中的参考单元阵列的电路结构的电路图；图9所示为装在该半导体多值只读存储器件中的参考放大器和转换电路的电路结构的电路图10所示为一条被选中的字线上的电势变化的示意图；图11所示为在该半导体多值只读存储器件的一个优质产品中所观察到的基本信号的波形图；图12所示为在该半导体多值只读存储器件的另一个产品中所观察到的基本信号的波形图；图13所示为根据本发明的另一个半导体多值只读存储器件的结构方框图；图14所示为装在该半导体多值只读存储器件中的参考选择器和参考放大器的电路结构的电路图；图15所示为根据本发明的在一种半导体多值只读存储器件的结构方框图；图16所示为装在该种半导体多值只读存储器件中的一个参考选择器和一个参考放大器的电路结构的电路图；图17所示为一个参考单元阵列和一个参考存储体选择器的相关部分的结构的电路图；图18所示为根据本发明的另一种半导体多值只读存储器件的结构方框图；图19所示为装在该种半导体多值只读存储器件中的一个参考放大器和一个参考存储体选择器的电路结构的电路图；图20所示为装在该种半导体多值只读存储器件中的参考行选择器的电路结构的电路图；图21所示为一条参考字线上的电位电平的示意图。
第一实施例参照图4，半导体多值只读存储器件是在一个半导体芯片20上进行加工的。该半导体多值只读存储器件分为一个数据存储部分21及一个参考电压发生器22。该半导体多值只读存储器件为掩模ROM(只读存储器)类型，其多值数据在加工处理的过程中便已存储于其中。参考电压发生器22在与数据存储部分21中相同的条件下产生一个参考信号RS，并将该参考信号RS提供给数据存储部21。另外还通过逐级地改变电势来读出数据，并对读出信号SO00/.../SOXX与参考信号RS进行比较以产生二位输出数据信号DS00/DS01/.../DSxx。该二位输出数据信号DS00-DSxx被提供给一个外部装置(未示出)。
数据存储部21包括一个存储单元阵列21a。多个只读存储单元构成了该存储单元阵列21a。尽管在图4中并未示出，但存储单元阵列21a被划分为多个被分别指定了存储体地址的存储体。每个存储体中的只读存储单元被排列成多行和多列。对只读存储单元的各行分别指定了行地址，而对其各列则分别指定了列地址。因此，利用存储体地址、行地址和列地址可以从存储单元阵列21a中选择出只读存储单元。
这些只读存储单元由场效应晶体管来实施，对这些场效应晶体管选择性地赋予不同的阈值Vt0/Vt1/Vt2/Vt3，而每个只读存储单元的阈值在加工处理过程中便已被确定了。
数据存储部21另外包括一个存储体地址译码器21b，存储体选择线BL，行地址译码器21c，字线WL，列地址译码器21d，存储体选择器21e，列选择器21f/21g，主/子虚拟地线MG/SG，主/子位线MD/SD。存储体地址译码器21b，行地址译码器21c和列地址译码器21d上分别加载有存储体地址信号、行地址信号和列地址信号，存储体地址译码器21b，行地址译码器21c和列地址译码器21d分别对存储体选择器21e,字线WL和列选择器21f/21g进行控制。
这些电路元件和只读存储单元之间的排列如图5所示。字线WL00,...,WL0n,...和WLxx与只读存储单元C001,...,C007...；Cn1,...Cn7..；Cxx1,...Cxx7相连。字线WL00-WLxx与行地址译码器21c相连，并被选择性地驱动为有效电势范围。
虚拟子地线SG01-SG12和子位线SD01-SD12由形成在半导体芯片20中的细长杂质区来实施。虚拟子地线SG01/SG02/SG11/SG12被子位线SD01/SD02/SD11/SD12交叉间隔开，而虚拟子地线SG01-SG12和子位线SD01-SD12与只读存储单元C001-C007,Cn1-Ch7,...,Cxx1-Cxx7的各行的源/漏节点相连。因此，子位线SD1-SD12每一条均可以通过一个只读存储单元与虚拟子地线SD1-SD12中相关的一条相连。
存储体选择器21e由两组N沟道增强型开关晶体管Qn18来实施。第一列N沟道增强型开关晶体管Qn14被连在子位线SD01-SD12与主位线MD1/MD2之间，存储体选择线BL1/BL2被连在n沟道增强型开关晶体管Qn21/Qn22的栅电极与n沟道增强型开关晶体管Qn23/Qn24的栅电极之间。存储体地址译码器21b选择性地将存储体选择线BL1/BL2变为有效高电平，而主位线MD1-MS2则被选择性的连到子位线SD01-SD02和SD11-SD12上。第二组n沟道增强型开关晶体管Qn25/Qn26/Qn27/Qn28则被连在虚拟地线SG01-SG12和主虚拟地线MG1/MG2之间。存储体选择线BL11/BL12被分别连到n沟道增强型开关晶体管Qn25/Qn26的栅电极和n沟道增强型开关晶体管Qn27/Qn28的栅电极上，而存储体地址译码器21b则选择性地将存储体选择线BL11/BL12变为有效高电平，虚拟地线SG01/SG02和SG11/SG12被选择性地连到主虚拟地线MG1/MG2上。由此，存储体地址译码器21b控制存储体选择器21e以使主位线MD1/MD2可以通过被选中行的只读存储单元分别与主虚拟地线MG1/MG2相连。假设利用存储体地址信号、行地址信号和列地址信号来从存储单元阵列21a中选择出只读存储单元Cn3。如果字线WL0n的电势升高到所选只读存储单元Cn3的阈值之上，则电流将通过列选择器21f主位线MD1、n沟道增强型开关晶体管Qn21、子位线SD02流入到所选的只读存储单元Cn3中，并流过所选中的只读存储单元Cn3。该电流另外还经过虚拟子地线SG02、n沟道增强型开关晶体管Qn27、主地线MG1和列选择器21g流入到地线中。该电流通路如图6中的箭头AR1所示。
回到图4，数据存储部21另外包括读出放大器SAM00,SAM01…和SAMxx，差分电路DF00/.../DFxx和转换器CV00,CV01,...和CVxx。列选择器21f选择性地将这些读出放大器SAMP00-SAMPxx连到所选中的主位线MD上，并通过列选择器21f向所选中的位线MD加载电流。如果一个被选中的只读存储单元中断了该电流，则与其相关的主位线MD将具有高电位电平。另一方面，如果该电流通过所选中的只读存储单元流到了主虚拟地线MG上，则相关位线上的电位电平将降为低电位电平，该电位降同样也被相关的读出放大器SAM00-SAMxx检测到。
读出放大器SAM00-SAMxx产生分别代表了所选主位线MD上的电位电平的读出信号SA00/.../SAxx，并将这些读出信号SA00-SAxx分别提供给与其相关的差分电路DF00-DFxx。该参考信号RS从参考电压发生器22提供给差分电路DF00-DFxx，而差分电路DF00-DFxx则对读出信号SA00-SAxx的幅值和参考信号RS的幅值进行比较。如上所述，当阈值Vt0/Vt1/Vt2/Vt3出现波动时，参考电压发生器22将如下所要详细说明的那样改变该参考信号RS的电位电平。差分电路DF00-DFxx产生代表了多值读出数据的读出信号SO00-SOxx，而读出信号SO00-SOxx分别由差分电路DF00-DFxx提供给转换器CV00-CVxx。转换器CV00-CVxx每一个均将相关的读出信号SO00-SOxx转换为一个二位输出数据信号DS00-DSxx，而该二位输出数据信号DS00-DSxx被输送给外部电路(未示出)。
参照图7，其中详细显示了读出放大器SAM00-SAMxx中的一个以及相关的差分电路DF00-DFxx。读出放大器SAM00-SAMxx包括串联在正电源电压线Vdd和输入节点IN1之间的p沟道增强型场效应晶体管Qp20/Qp21和一个n沟道增强型场效应晶体管Qn31，及一个连在输入节点IN1和n沟道增强型场效应晶体管Qn31的栅电极之间的转换器INV21。p沟道增强型场效应晶体管Qp20的栅电极与地线GND相连，并对从正电源电压线Vdd流入到下一个p沟道增强型场效应晶体管Qp21中的电流提供恒定的阻抗。p沟道增强型场效应晶体管Qp21的栅电极与一个输出节点OUT1相连，并根据输出节点OUT1上的电位电平来改变沟道阻抗。
输入节点IN1可以通过列选择器21f、主位线MD中的一条、存储体选择器21e和子位线SD中的一条与一个被选中的存储单元相连。如果所选中的存储单元被截止了，则该子位线和输入节点IN1将开始向等于正电源电压的高电平上升。转换器INV21将输出节点变为低电平，并将该低电平加载到n沟道增强型场效应晶体管Qn31的栅电极上。n沟道增强型场效应晶体管Qn31被截止，而输出节点OUT1则被变为高电平。输出节点OUT1处的电位电平则被用作读出信号SA00-SAxx。
与此相反，当所选中的只读存储单元导通时，电流通过所选中的只读存储单元流进到虚拟子地线SG中，则主位线MD和输入节点IN1开始向低电平下降。输入节点1N1处的电位电平将变得低于转换器INV21的阈值，从而使转换器INV21将输出节点变为高电平。因此，n沟道增强型场效应晶体管Qn31将导通，而输出节点OUT1向某一个低电平衰减。因此，读出放大器SAM00-SAMxx将改变读出信号SA00-SAxx的电平。
差分电路DF00-DFxx包括与正电源电压线Vdd并联的p沟道增强型场效应晶体管Qp22/Qp23及连在p沟道增强型场效应晶体管Qp22/Qp23的漏节点与一个公共节点CN1之间的n沟道增强型场效应晶体管Qn32/Qn33。公共节点CN1被接地。p沟道增强型场效应晶体管Qp22/Qp23的栅电极分别加载有读出信号SA00-SAxx和参考信号RS。读出信号SO00-SOxx由p沟道增强型场效应晶体管Qp22和n沟道增强型场效应晶体管Qn32之间的公共漏节点CN2提供，而另一个公共漏节点CN3则与n沟道增强型场效应晶体管Qn32/Qn33的栅电极相连。在电流驱动能力方面p沟道增强型场效应晶体管Qp22与另一个p沟道增强型场效应晶体管Qp23相同。而n沟道增强型场效应晶体管Qn33的电流驱动能力则是另一个n沟道增强型场效应晶体管Qn32的电流驱动能力的两倍。
如果读出信号SA00-SAxx的电平低于参考信号RS的电平，则p沟道增强型场效应晶体管Qp22将允许流过大强度的电流，从而使读出信号SO00-SOxx上升为高电平。另一方面，当读出信号SA00-SAxx的电平高于参考信号RS的电平时，p沟道增强型场效应晶体管Qp22将限制该电流的大小，从而使流进公共漏节点CN2的电流很小。其结果是，读出信号SO00-SOxx将降为低电平。
参考图4，数据存储部21另外包括一个恒定电压发生器21h及一个电压选择器21j。该恒定电压发生器21h产生三种恒定电压VG1/VG2/VG3，并将这些恒定电压VG1/VG2/VG3提供给电压选择器21j。电压选择器21j响应定时信号PH1/PH2/PH3以选择性地将这些恒定电压VG1/VG2/VG3传送给行地址译码器21c。行地址译码器21c将被选中的字线WL驱动为给定的恒定电压VG1/VG2/VG3。因此，行地址译码器21c将在恒定电压VG1,VG2和VG3之间逐级地改变所选字线WL上的电位电平。对恒定电压VG1/VG2/VG3和阈值Vt0/Vt1/Vt2/Vt3进行调节，以使其满足Vt0＜VG1＜Vt1＜VG2＜Vt2＜VG3＜Vt3的关系。在这种情况下，在定时信号PH1，定时信号PH2和定时信号PH3分别将恒定电压VG1/VG2/VG3加载到行地址译码器21c上。
参考电压发生器22包括参考单元阵列22a/22b/22c，与恒定电压发生器21h相连的参考行选择器22d，参考选择器22e/22f，参考放大器22g/22h/22j，转换电路22k及连在参考单元阵列22a/22b/22c与参考选择器22e/22f之间的参考存储体选择器22m/22n/p。参考行选择器22d逐级地在恒定电压VG1/VG2/VG3之间改变参考字线RWLa/RWLb/RWLc的电位电平。参考选择器22f将参考单元阵列22a/22b/22c与地线连在一起，而参考选择器22e则将参考单元阵列22a/22b/22c分别与参考放大器22g/22h/22j连在一起。转换电路22k响应定时信号PH1/PH2/PH3以顺序地将参考放大器22g/22h/22j连到差分电路DF00-DFxx上。参考选择器22e/22f的电路结构分别与列选择器21f/g的电路结构类似。
参考单元阵列22a/22b/22c如图8所示。除了每行的数目之外参考单元阵列22a/22b/22c的排列形式与存储单元阵列21a相类似。参考单元阵列22a将参考单元RCa调节为阈值Vt0。另一方面，参考单元阵列22b/22c分别将参考单元RCb调节阈值为Vt1而将参考单元RCc的阈值调节为Vt2。参考单元RCa/RCb/RCc与存储单元一起被制造在半导体芯片20上，而参考单元RCa/RCb/RCc的阈值与具有对应阈值的存储单元被一起调节为Vt0/Vt1/Vt2。因此，即使工艺参数发生了波动，该波动将同样程度地影响存储单元的阈值和参考单元RCa/RCb/RCc的阈值。另外，参考行选择器22d逐级地将参考字线RWLa/RWLb/RWLc变为恒定电压VG1/VG2/VG3。即使恒定电压发生器21h出现问题而使恒定电压VG1/VG2/VG3偏离开所设定的值，但其在存储单元和参考单元RCa/RCb/RCc之间分别对沟道阻抗的所产生的影响是相等的。
参考存储体选择器22m/22n/22p由多组n沟道增强型开关场效应晶体管Qn41/Qn42/Qn43/Qn44/Qn45/Qn46/Qn47/Qn48/Qn49/Qn50/Qn51/Qn52/Qn53/Qn54/Qn55来分别实施。n沟道增强型开关晶体管Qn43到Qn55的栅电极上选择性地加载有高电平H和低电平L。因此，主参考位线RMD1/RMD2/RMD3通过n沟道增强型场效应晶体管Qn41/Qn46/Qn51及相关子位线分别与参考存储单元RCa/RCb/RCc相连，而参考单元RCa/RCb/RCc则通过虚拟地线和n沟道增强型开关晶体管Qn45/Qn50/Qn55分别与主参考地线RMG11/RMG21/RMG31相连。
参考图9，参考放大器22g/22h/22j被连在转换电路22k与参考选择器22e之间。如上所述，参考选择器22e的电路结构基本上类似于列选择器21f的电路结构。尽管列地址译码器21d通过多条信号线，一条正恒定电压线Vgc与合在一起构成参考选择器22e的n沟道增强型场效应晶体管Qn60/Qn61/Qn62相连。该正恒定电压线Vgc的电位电平与被列地址译码器21d驱动为有效电平的信号线的电位电平相等，而n沟道增强型场效应晶体管Qn60/Qn61/Qn62提供与列选择器21f相等的沟道阻抗。
参考放大器22g/22h/22j的电路结构与读出放大器SAMP00-SAMPxx的电路结构相类似，因此，参考放大器22g/22h/22j每个的电路元件的标注与读出放大器SAMP00-SAMPxx中相对应的电路元件的标注相同，并不再作详细地说明。参考放大器22g/22h/22j的元件晶体管与读出放大器SAM00-SAMxx之间的元件晶体管的晶体管特性相同。因此，参考放大器22g/22h/22j将产生分别代表了主参考位线RMD1/RMD2/RMD3上的电位电平的读出信号RA1/RA2/RA3，而读出信号RA1/RA2/RA3的电位电平分别与阈值分别为Vt0,Vt1和Vt2的存储单元的读出信号SA00-SAxx的电位大致相等。
转换电路22k包括3个连在参考放大器22g/22h/22j与差分电路DF00-DFxx之间的传输门及反相器INV21/INV32/INV33。这3个传输门每一个均是通过将一个n沟道增强型场效应晶体管Qn63/Qn64/Qn65和一个p沟道增强型场效应晶体管Qp31/Qp32/Qp33并联在一起来实施的。定时信号PH1/PH2/PH3被直接加载到n沟道增强型场效应晶体管Qn63/Qn64/Qn65的栅电极上，并另外通过反相器INV21/INV32/INV33加载到p沟道增强型场效应晶体管Qp31/Qp32/Qp33的栅电极上。因此，传输门Qn63/Qp31,Qn64/Qp32,Qn65/Qp33被顺序地导通，而转换电路22k则逐级地将参考信号RS的电位电平调节为读出信号RA1/RA2/RA3的电位电平。从参考放大器22g/22h/22j的输出节点OUT1到地线的总阻抗被设计为与从读出放大器SAM00-SAMxx的输出节点OUT1到地线的总阻抗大致相等，而传输门Qn63/Qp31,Qn64/Qp32,Qn65/Qp33的沟道阻抗则可忽略不计。因此，表示已变为导通状态的读出信号SA00-SAxx的电位电平等于参考信号RS的电位电平。
转换器CV00-CVxx与现有技术的半导体多值只读存储器件中的转换器相类似，因此这里将不再额外对其进行说明。
本半导体多值只读存储器件的工作过程如下。假设外部装置(未示出)向该半导体多值只读存储器件提供了表示了存储单元Cn3(见图5)的存储体/行/列地址。列选择器21f/21g分别将读出放大器SAM00和地线连到主位线MD1与主虚拟地线MG1上，而存储体选择器21e则将主位线MD1和主虚拟地线MG1连到子位线SD02和虚拟子地线SG02上。相邻的主虚拟地线MG2被预充电以使用于存储单元Cn5/Cn6/Cn7…的细长杂质区不会起到负载的作用。
行地址译码器21c选择字线WL0n，并逐级地将所选中的字线WL0n的电平变为恒定电压电平VG1/VG2/VG3。其结果是，如图6中的箭头AR1所示电流从读出放大器SAM00经过存储单元Cn3流进地线中。
图10所示为一条被选中的字线WL上的电位电平示意图。所选中的该条字线WL0n在时刻t1开始向恒定电压电平VG1上升，在时刻t2开始向恒定电压电平VG2上升，而在时刻t3则开始向恒定电压电平VG3上升。为了使差数dV0保持恒定，恒定电压电平VG1/VG2/VG3和阈值Vt0/Vt1/Vt2被设计为满足如下关系。
dV0=VG1-Vt0=VG2-Vt1=VG3-Vt2如果存储单元和参考单元RCa/RCb/RCc的阈值被正确地调整为Vt0/Vt1/Vt2/Vt3，则将如图1所示来对存储单元进行存取。经过恒定电压电平VG1/VG2将被选中的字线WL逐级地变为恒定电压电平VG3，而参考字线RWLa/RWLb/RWLc分别在时刻t11,t12和t13被顺序地变为恒定电压电平VG1/VG2/VG3。
参考单元RCa/RCb/RCc与参考字线RWLa/RWLb/RWLc之间的电势差从时刻t11起一直到时刻t14均保持恒定，而沿电流通路的总阻抗则等于数据存储部21与参考信号发生器22之间的总阻抗。阈值为Vt0的存储单元容许电流从中流过，而该电流的大小等于流过参考单元Rca的电流的大小。类似地，阈值为Vt1的存储单元容许电流从中流过，而电流的大小等于流过参考单元RCb的电流的大小。阈值为Vt2的存储单元容许电流从中流过，而电流的大小等于流过参考单元RCc的电流的大小。在这种情况下，因为流过参考单元RCa/RCb/RCc的电流彼此相等，参考信号发生器22将把参考信号RS保持在一个恒定的电平Vsa0上。
阈值为Vt0的存储单元在时刻t11导通，从而使读出信号SA00-SAxx变为电压电平Vsa0。因此，差分电路DF00-DFxx将容许读出信号SA00-SAxx的电位电平变得与参考信号RS相等，并在时刻t11之后立即将读出信号SO00-SOxx变为高电平H。由于所选中的字线WL上的电位电平，读出信号SA00-SAxx在时刻t12和时刻t13被逐级地拉低，而差分电路DF00-DFxx则将读出信号SO00-SOxx保持为高电平。
阈值为Vt1的存储单元在时刻t12导通，而读出信号SA00-SAxx被变为电压电平Vsa0。因此，差分电路DF00-DFxx将容许读出信号SA00-SAxx的电位电平变得与参考信号RS相等，并在时刻t12之后立即将读出信号SO00-SOxx改变为高电平H。由于所选中的字线WL上的电位电平，读出信号SA00-SAxx在时刻t13被逐级地拉低，而差分电路DF00-DFxx则将读出信号SO00-SOxx保持为高电平。
阈值为Vt2的存储单元在时刻t13导通，而读出信号SA00-SAxx被改变为电压电平Vsa0。因此，差分电路DF00-DFxx将容许读出信号SA00-SAxx的电位电平变得与参考信号RS相等，并在时刻t13之后立即将读出信号SO00-SOxx改变为高电平H。然而阈值为Vt3的存储单元并没有导通，所以读出信号SA00-SAxx将仍旧为电压电平Vsa3。因此，差分电路DF00-DFxx将把读出信号SO00-SOxx保持为低电平L。
因此差分电路DF00-DFxx的确区分开了读出数据，所以本半导体多值只读存储器件不再输送任何代表了不同于所读出数据的一个数据的二位输出数据。
即使阈值Vt0/Vt1/Vt2/Vt3和/或恒定电压VG1/VG2/VG3偏离开其设定值，本半导体多值只读存储器件也可以正确地区分开读出数据。图12所示为从本半导体多值只读存储器件的一个产品中读出的数据。在该半导体多值只读存储器件中，阈值Vt1被意外地变为一个稍高的电平Vt1u，而恒定电压发生器21h则产生一个低于设定电平VG3的恒定电平VG3d。
当外部装置存取阈值为Vt0和Vt3的存储单元时，读出信号SA00-SAxx和读出信号SO00-SOxx与图11所示的信号相类似，出于简洁的目的这里省略对其的说明。
假设外部装置由于加工处理中的参数波动而存取阈值为Vt1u的存储单元。尽管被选中的字线WL的电位为恒定电压电平VG1，存储单元仍被截止，于是读出放大器SAM00-SAMxx将高电平Vsa3加载到差分电路DF00-DFxx上，而参考信号RS的电位则为低电平Vsa0。差分电路DF00-DFxx判断出读出信号SA00-SAxx的电位高于参考信号RS的电位，于是将把读出信号SO00-SOxx保持为低电平。
在时刻t22所选中的字线WL的电位被变为恒定电压电平VG2，从而使被选中的存储单元导通。由于阈值Vt1u与字线WL之间的电势差小于dV0，于是将读出信号SA00-SAxx调节为稍高于低电平Vsa0的中间电平Vsa2。然而，该波动同样也将参考单元RCb的阈值变为Vt1u，因此参考信号发生器22便也会将参考信号RS的电位调整为中间电平Vsa2。因此，差分电路DF00-DFxx将认为读出放大器SAM00-SAMxx将读出信号SA00-SAxx的电位下拉为参考信号RS的电位电平，从而将读出信号SO00-SOxx变为高电平H。因此，本半导体多值只读存储器件消除了阈值从Vt1偏离为Vt1u的影响。
接着，假设外部装置存取阈值为Vt2的存储单元。当字线WL的电平为恒定电压电平VG1和VG2时，所选中的存储单元被截止，而读出放大器SAM00-SAMxx将把读出信号SA00-SAxx保持为高电平。差分电路DF00-DFxx则将读出信号SO00-SOxx保持为低电平L。所选中的字线WL的电位在时刻t23变为恒定电压电平VG3d，于是将所选中的存储单元导通。由于恒定电压发生器21h的故障，阈值Vth2与字线WL之间的电势差将小于dV0。然而由于参考字线RWLc也被驱动为恒定电压电平VG3d，因此参考字线RWLc与参考单元RCc之间的电势差也将小于dV0。读出信号SA00-SAxx和参考信号RS同时被调节为一个中间电位电平Vsa2，而差分电路DF00-DFxx将认为读出信号SA00-SAxx的电位电平与参考信号RS的电位电平相等。其结果是，差分电路DF00-DFxx将读出信号SO00-SOxx变为高电平H。因此本半导体多值只读存储器件消除了恒定电压发生器21h的故障的影响。
即使其它的阈值和其它的恒定电压发生了偏离，本半导体多值只读存储器件也能够正确地区分开读出数据。
如上所述，工艺参数的波动和恒定电压发生器21h的故障相同程度地影响着存储单元和参考单元RCa/RCb/RCc，从而使差分电路DF00-DFxx依然能够正确地区分开读出数据。
在此情况中，存储体地址译码器21b，行地址译码器21c，列地址译码器21d，存储体选择器21e，列选择器21f/21g，读出放大器SAM00-SAMxx和字线WL作为一个整体构成了一个寻址电路，而恒定电压发生器21h，电压选择器21j，差分电路DF00-DFxx和转换器CV00-CVxx合在一起则构成了一个数据鉴别器。第二实施例参照图13，实施本发明的另一种半导体多值只读存储器件主要包括一个数据存储部分31和一个参考信号发生器32。该数据存储部分31的结构与数据存储部分21的结构类似，而其元件的标注与图4中的对应元件的标注相同而不再进行详细地说明。
除了一个参考选择器32a和一个参考放大器32b之外，参考信号发生器32与参考信号发生器22类似。因此，其它元件的标注与参考信号发生器22中的对应元件的标注相同。图14中详细地例示了参考选择器32a和参考放大器32b。参考放大器32b的电路结构与参考放大器22g/22h/22j的结构类似，因此，读出放大器32b的电路元件是以与参考放大器22g/22h/22j相同的标准来进行设计的。
n沟道增强型场效应晶体管Qn63/Qn64/Qn65构成了参考选择器32a。n沟道增强型场效应晶体管Qn63/Qn64/Qn65被连在输入节点IN1与主参考位线RMD1/RMD2/RMD3之间，n沟道增强型场效应晶体管Qn63/Qn64/Qn65的栅电极上分别加载有定时信号PH1/PH2/PH3。当定时信号PH1变为有效电平时，参考读出放大器32b通过主参考位线RMD1与参考单元阵列22a的电路接通。类似地，定时信号PH1/PH2被顺序地变为有效电平，参考放大器32b则通过主参考位线RMD2/RMD3连续地与参考单元阵列22b/22c的电路接通。参考信号发生器32只需要参考放大器32b，在参考信号发生器32中没有装任何的转换电路。因此，参考信号发生器32的电路结构要比参考信号发生器22的电路结构简单，其电流消耗也将随之减小。第三实施例参照图15，其所示的再一种半导体多值只读存储器件，其主要包括一个数据存储部41和一个参考信号发生器42。该数据存储部41的结构与数据存储部21的结构类似，参考信号发生器42除了一个参考选择器42a，一个参考存储体译码器42b，一个参考放大器42c及一个参考选择器42d之外与参考信号发生器22很类似。因此，接下来的说明将集中在对这些不同电路42a/42b/42c/42d的说明上，其它的电路元件的标注则与第一实施例的对应电路元件的标注相同而不再进行详细地说明。
参考存储体译码器42b上加载有定时信号PH1/PH2/PH3，其通过参考存储体选择线BS1/BS2/BS3与参考存储体选择器42d相连。参考存储体译码器42b响应定时信号PH1/PH2/PH3，以便顺序地将参考存储体选择线BS1/BS2/BS3变为有效电平。
如图16所示，参考存储体译码器42b的电路结构与参考放大器22g/22h/22j的结构类似，因此，参考存储体译码器42b的电路元件是以参考放大器22g/22h/22j的电路元件相同的标准来进行设计的。
参考选择器42a由一个单独的n沟道增强型场效应晶体管Qn66来实施。n沟道增强型场效应晶体管Qn66被连在输入节点IN1和一条主参考位线RMD之间，由正电源电压线Vdd向该n沟道增强型场效应晶体管Qn66的栅电极加载正电压。于是n沟道增强型场效应晶体管Qn66将一直导通，并提供与列选择器21f的阻抗相等的阻抗。
参照图17,R22a-22c之间公共主参考位线RMD和一条主虚拟地线RMG。参考单元阵列22a和参考存储体选择器42d的一个相关部分类似于其它的参考单元阵列22b/22c及其相关部分。因此，接下来将仅对参考单元阵列22a及参考存储体选择器42d的相关部分进行说明。参考单元阵列22a包含一个参考单元RCa，而该参考单元RCa的阈值被调节为Vt0。其它的参考单元阵列22b/22c则分别具有一个阈值被调节为Vt1和Vt2的参考单元。
参考单元RCa被连在一条参考子位线SDa与一条参考虚拟子地线SGa之间，而参考字线RWLa则与参考单元RCa的栅电极相连。
参考存储体选择器42d具有一个连在主参考位线RMD与参考子位线SDa之间的n沟道增强型场效应晶体管Qn71，一个连在参考虚拟子地线SGa与主参考虚拟地线RMG之间的n沟道增强型场效应晶体管Qn72及另一个连在主参考位线/参考主虚拟地线RMD/RMG与其它的子参考位线/参考虚拟子地线之间的n沟道增强型开关场效应晶体管Qn73。参考存储体选择线BS1与n沟道增强型开关场效应晶体管Qn71/Qn72的栅电极相连，n沟道增强型开关场效应晶体管Qn73的栅电极上则加载有低电平。因此，n沟道增强型开关场效应晶体管Qn73将一直被截止。
如上所述，参考存储体译码器42b响应定时信号PH1/PH2/PH3顺序地分别将参考存储体选择线BS1/BS2/BS3变为有效高电平。参考存储体选择线BS1上的有效高电平将使参考选择器42d将主参考位线RMD和主参考虚拟地线RMG分别与参考子位线SDa和参考虚拟子地线SGa相连。参考字线RWLa上的恒定电压电平VG1将使参考单元RCa导通，电流从参考子位线SDa流到参考虚拟子地线SGa。类似地，在定时信号PH2变为有效高电平时电流将流过参考单元RCb，而在定时信号PH3变为有效高电平时则流过参考单元RCc。
因此，参考信号发生器42只需要一个参考读出放大器42c及简单的参考选择器42a，其所占面积和电能消耗将随之减小。第四实施例参照图18，其所示为另一种用于实施本发明的半导体多值只读存储器件，其主要包括一个数据存储部分51和一个参考信号发生器52。本半导体多值只读存储器件除了参考行选择器52a和参考单元阵列52b之外与第三实施例类似。因此，接下来将只对这些不同的元件52a/52b进行说明，而其它电路元件的标注则与第三实施例的对应电路元件的标注相同。
图19详细地显示了参考单元阵列52b。参考单元阵列52b具有多行参考单元，而参考单元RCa/RCb/RCc分别构成了这些行的一部分。参考单元RCa/RCb/RCc的阈值分别为Vt0/Vt1/Vt2，参考字线RWLa/RWLb/RWLc分别与参考单元RCa/RCb/RCc的栅电极相连。这些参考单元RCa/RCb/RCc的漏节点均与一条参考子位线SD相连，而参考虚拟子地线SG则与参考单元RCa/RCb/RCc的源节点相连。主参考位线RMD通过参考存储体选择器52c与参考子位线SD相连，参考虚拟子地线SG通过参考存储体选择器52c与主虚拟地线RMG相连。因此，电流将能够流到参考子位线SD上。
图20为参考行选择器52a的详细示意图。参考行选择器52a包括三个分别与参考字线RWLa/RWLb/RWLc相连的传输门52d/52e/52f及连在参考字线RWLa/RWLb/RWLc与地线GND之间的n沟道增强型放电晶体管Qn70/Qn71/Qn72。传输门52d/52e/52f具有n沟道增强型场效应晶体管Qn73/Qn74/Qn75及分别与n沟道增强型场效应晶体管Qn73/Qn74/Qn75配对的p沟道增强型场效应晶体管Qp73/Qp74/Qp75。恒定电压发生器21h向传输门52d/52e/52f加载恒定电压VG1/VG2/VG3，而定时信号PH1/PH2/PH3则被分别加载到n沟道增强型场效应晶体管Qn73的栅电极/反相器INV50、n沟道增强型场效应晶体管Qn74的栅电极/反相器INV51、及n沟道增强型场效应晶体管Qn75的栅电极/反相器INV52上。反相器INV50/INV51/INV52则将PH1/PH2/PH3的反相信号加载到p沟道增强型场效应晶体管Qp73/Qp74/Qp75的栅电极及n沟道增强型放电晶体管Qn70/Qn71/Qn72的栅电极上。
当定时信号PH1升高为高电平时，传输门52d和n沟道增强型放电晶体管Qn71/Qn72导通，而另两个传输门52e/52f和n沟道增强型放电晶体管Qn70则被截止。其结果是，如图21所示，字线RWLa上升为恒定电压电平VG1，而其它的字线RWLb/RWLc则降为地电平。
当定时信号PH2上升为高电平时，传输门52e和n沟道增强型放电晶体管Qn70/Qn72导通，而另两个传输门52d/52f和n沟道增强型放电晶体管Qn71则被截止。其结果是，字线RWLb上升为恒定电压电平VG2，而其它的字线RWLa/RWLc则降为地电平。
当定时信号PH3上升为高电平时，传输门52f和n沟道增强型放电晶体管Qn70/Qn71导通，而另两个传输门52d/52e和n沟道增强型放电晶体管Qn72则被截止。其结果是，字线RWLc上升为恒定电压电平VG3，而其它的字线RWLa/RWLb则降为地电平。
因此，参考信号发生器52顺序地在定时信号PH1的作用下将参考信号RS变为电位电平Vsa0，在定时信号PH2的作用下将其变为电位电平Vsa1，而在定时信号PH3的作用下则将其变为电位电平Vsa2。本半导体多值只读存储器件实现了第一实施例的所有优点，由于其只使用单独的参考单元阵列52b，从而使得其所占面积与第三实施例相比进一步减小了。
正如可从上述说明中理解的，本半导体多值只读存储器件消除了阈值波动及恒定电压发生器21h故障的影响，其输出数据信号DS00-DSxx可靠性很高。
尽管上文中已例示并说明了本发明的一些特定实施例，但应被那些技术熟练者所理解是在不背离本发明的精神和范围的情况下可以对本发明进行多种形式的变型和修正。
例如，本参考信号发生器可以应用于任何种类的半导体多值存储器件。而同时也可以在制成本半导体存储器件之后才存储多值数据。其一种变型是可以通过改变累积在一个浮置栅电极中的电荷的数量来存储该多值数据。存储单元和参考存储单元可以以电荷的形式来存储多值数据。
本只读存储单元还可以存储被选择性地赋予了多于4个值的数据。
权利要求
1．一种半导体多值存储器件，包括存储单元阵列(21a)，其包括多个存储单元(C001-C007/Cn1-Cn7/Cxx1-Cxx7)，用于存储选择性地表示多于两个的值的多条数据信息；寻址电路(21b/21c/21d/21e/21f/21g/SAM00-SAMxx)，其具有多条选择性地与所述多个存储单元相连的选择线(WL/WL00-WLxx)，并用于驱动所述选择线中的至少一条以在对应于所述多于两个的值的不同定时读出所述多条数据信息；参考信号发生器(22；32；42；52)，其用于产生参考数据信息(RS)；及数据鉴别器(DF00-DFxx/CV00-CVxx/21h/21j)，其与所述存储单元阵列及所述参考信号发生器相连并用于根据从所述存储单元阵列中读出的参考数据信息确定每条数据信息的值以产生输出数据信号(DS00-DSxx)，其特征在于所述参考信号发生器(22；32；42；52)包括多个用于存储分别代表所述多于两个的值的所述参考数据信息的子信息段的参考单元(Rca/RCb/RCc)，以及参考选择线(RWLa/RWLb/RWLc/)，其分别与所述多个参考单元相连，并被选择性地驱动，以在从所述不同定时中选择并与所述多于两个的值中的至少两个对应的定时(t12/t13/t14；t22/t23/t24)读出所述每条数据信息的所述子信息段。
2．如权利要求1所述的半导体多值存储器件，其特征在于所述多个存储单元(C001-C007/Cn1-Cn7/Cxx1-Cxx7)和所述多个参考单元(RCa/RCb/RCc)是由场效应晶体管来实施的，而所述多于两个的值则分别与不同的阈值(Vt0/Vt1/Vt2/Vt3)相对应，这些不同的阈值被选择性地提供给构成所述存储单元阵列的场效应晶体管及分别用作所述参考单元的场效应晶体管。
3．如权利要求2所述的半导体多值存储器件，其特征在于所述选择线的至少一条在所述定时(t12/t13/t14；t22/t23/t24)被分别驱动为不同的有效电平(VG1/VG2/VG3)，而所述参考选择线(RWLa/RWLb/RWLc)在所述定时(t12/t13/t14；t22/t23/t24)被分别驱动为所述不同的有效电平(VG1/VG2/VG3)。
4．如权利要求2所述的半导体多值存储器件，其特征在于所述不同阈值(Vt0/Vt1/Vt2/Vt3)在制造过程中已被选择性地提供给所述场效应晶体管。
5．如权利要求2所述的半导体多值存储器件，其特征在于所述寻址电路提供了从所述数据鉴别器(SAM00-SAMxx)到与所述选择线(WL00-WLxx)的至少一条相连的被选中的场效应晶体管(C001-C007/Cn1-Cn7/Cxx1-Cxx7)的第一电流通路(SAM00-SAMxx/MD/21f/21e/SD01-SD12)，所述寻址电路将所述选择线的所述至少一条的电平在所述定时(t12/t13/t14；t22/t23/t24)顺序地变为所述不同阈值之间的不同的有效电平(VG1/VG2/VG3)，以查验在所述定时是否有第一电流从所述第一电流通路流过了所述被选中的场效应晶体管，所述参考信号发生器(22；32；42；52)在所述定时顺序地向分别用作所述参考单元(RCa/RCb/RCc)的场效应晶体管提供第二电流通路(22k/22g-22j/RMD1-RMD3/22e/22m-22p；32b/32a/RMD1-RMD3；42c/42a/RMD/42d/SDa；42c/42a/RMD/52c/SD)，并在所述定时顺序地将所述参考选择线(RWLa/RW1b/RWLc)变为所述不同的有效电平(VG1/VG2/VG3)，以顺序地改变经所述第二电流通路流到用作所述参考单元的所述场效应晶体管的第二电流的大小。
6．如权利要求5所述的半导体多值存储器件，其特征在于所述数据鉴别器包括恒定电压发生器(21h)，用于产生所述不同的有效电平，所述有效电平经所述寻址电路顺序地加载到所述选择线(WL；WL00/WL0n/WLxx)的至少一条上，并被选择性地加载到所述参考选择线(RWLa/RWLb/RWLc)上。
7．如权利要求6所述的半导体多值存储器件，其特征在于所述数据鉴别器另外包括比较器(DF00-DFxx)，用于对所述第一电流和所述第二电流的大小进行比较，以确定所述每条数据信息的所述值。
8．如权利要求7所述的半导体多值存储器件，其特征在于所述第一电流通路的阻抗与所述第二电流通路的阻抗大致相等，而当所述比较器(DF00-DFxx)认为所述第一电流的大小与流过所述参考单元中的所述一个的所述第二电流的大小相等时，将所述每条数据信息的所述值确定为与存储在所述参考单元(RCa/RCb/RCc)的一个中的所述多条参考数据信息中的一条信息的值相等。
9．如权利要求7所述的半导体多值存储器件，其特征在于所述第二电流通路包括第一部分，形成在与用作所述参考单元(RCa/RCb/RCc)的所述场效应晶体管的沟道相连的多条子位线的每条中，第二部分，形成在分别连在所述多条子位线与主位线(RMD1-RMD3)之间的参考选择器(22m-22p)的每一个中，第三部分，形成在所述主位线(RMD1-RMD3)中，及第四部分，形成在多个用作所述第二电流的电流源的参考放大器(22g-22j)的每一个中，并连在所述多个参考放大器与转换电路(22k)之间，及所述转换电路(22k)在所述定时(t12-t14；t22-t24)选择性地将所述多个参考放大器(22g-22j)连到所述比较器(DF00-DFxx)上。
10．如权利要求9所述的半导体多值存储器件，其特征在于所述第一电流通路的阻抗与所述第二电流通路的阻抗大致相等，而当所述比较器(DF00-DFxx)认为所述第一电流的大小与流过所述参考单元中的所述一个的所述第二电流的大小相等时，将所述每条数据信息的所述值确定为与存储在所述参考单元(RCa/RCb/RCc)的一个中的所述多条参考数据信息中的一条信息的值相等。
11．如权利要求7所述的半导体多值存储器件，其特征在于所述第二电流通路包括第一部分，形成在分别与用作所述参考单元(RCa/RCb/RCc)的所述场效应晶体管的沟道相连的多条子位线的每条中，第二部分，形成在分别连在所述多条子位线与主位线(RMD1-RMD3)之间的参考选择器(22m-22p)的每一个中，第三部分，形成在所述主位线(RMD1-RMD3)中，第四部分，形成在多个用作所述第二电流的电流源的参考放大器中，并与所述比较器(DF00-DFxx)相连，及第五部分，形成在第二参考选择器(32a)中，所述第二参考选择器(32a)在所述定时选择性地将所述主位线(RMD1-RMD3)连到所述参考放大器(32b)上。
12．如权利要求11所述的半导体多值存储器件，其特征在于所述第一电流通路的阻抗与所述第二电流通路的阻抗大致相等，而当所述比较器认为所述第一电流的大小与流过所述参考单元中的所述一个的所述第二电流的大小相等时，所述数据鉴别器(DF00-DFxx/CV00-CVxx)将所述每条数据信息的所述值确定为与存储在所述参考单元(RCa/RCb/RCc)的一个中的所述多条参考数据信息中的一条信息的值相等。
13．如权利要求7所述的半导体多值存储器件，其特征在于所述第二电流通路包括第一部分，形成在分别与用作所述参考单元(RCa/RCb/RCc)的所述场效应晶体管的沟道相连的多条子位线(SDa)的每条中，第二部分，形成在主位线(RMD)中，第三部分，形成在第一选择器(42d)中，第一选择器(42d)选择性地在所述定时将所述多条子位线连到所述主位线上，第四部分，形成在多个用作所述第二电流的电流源并与所述比较器(DF00-DFxx)相连的参考放大器(42c)中，及第五部分，形成在一直连在所述主位线和所述参考放大器之间的第二选择器(42a)中。
14．如权利要求13所述的半导体多值存储器件，其特征在于所述第一电流通路的阻抗与所述第二电流通路的阻抗大致相等，而当所述比较器认为所述第一电流的大小与流过所述参考单元中的所述一个的所述第二电流的大小相等时，所述数据鉴别器(DF00-DFxx/CV00-CVxx)将所述每条数据信息的所述值确定为与存储在所述参考单元(RCa/RCb/RCc)的一个中的所述多条参考数据信息中的一条信息的值相等。
15．如权利要求7所述的半导体多值存储器件，其特征在于所述第二电流通路包括第一部分，选择性地形成在与用作所述参考单元(RCa/RCb/RCc)的所述场效应晶体管的沟道相连的子位线(SD)中，第二部分，形成在主位线(RMD)中，第三部分，形成在一直连在所述主位线(RMD)与所述子位线(SD)之间的第一选择器(52c)中，第四部分，形成在用作所述第二电流的电流源并与所述比较器(DF00-DFxx)相连的参考放大器(42c)中，及第五部分，形成在一直连在所述参考放大器与所述主位线之间的一个第二选择器(42a)中，及所述参考信号发生器另外包括行选择器(52a)，其连在所述恒定电压发生器(21h)与分别连到所述参考单元的栅电极上的所述参考选择线(RWLa/RWLb/RWLc)之间，并在所述定时分别将所述不同的有效电平(VG1/VG2/VG3)传送到所述参考信号线上。
16．如权利要求15所述的半导体多值存储器件，其特征在于所述第一电流通路的阻抗与所述第二电流通路的阻抗大致相等，而当所述比较器(DF00-DFxx)认为所述第一电流的大小与流过所述参考单元中的所述一个的所述第二电流的大小相等时，所述数据鉴别器(DF00-DFxx/CV00-CVxx)将所述每条数据信息的所述值确定为与存储在所述参考单元的一个中的所述多条参考数据信息中的一条信息的值相等。
全文摘要
一种半导体多值只读存储器件,将多值数据存储在一个存储单元阵列(21a)中,而将多值参考数据存储在一个参考单元阵列(22a/22b/22c)中,为了读出该多值数据及对应的多值参考数据,在不同定时(t11/t12/t13)逐级地将字线(WL)及参考字线(WLa/WLb/WLc)变为多种不同的有效电平(VG1/VG2/VG3),以通过对每个多值数据与多值参考数据进行比较来确定其值,从而使其不会受到偏移阈值及无意中被偏移的有效电平的影响。
文档编号G11C11/56GK1232272SQ9910577
公开日1999年10月20日 申请日期1999年4月14日 优先权日1998年4月14日
发明者日比野健次 申请人:日本电气株式会社