电阻式存储器系统、其驱动电路及其阻抗设置方法

电阻式存储器系统、其驱动电路及其阻抗设置方法
【专利摘要】一种电阻式存储器系统、其驱动电路及其阻抗设置方法。电阻式存储器系统，包括一存储器阵列、一列选择电路、一第一控制电路及一第二控制电路。存储器阵列具有多个电阻式存储器单元。列选择电路用以开启这些电阻式存储器单元。第一控制电路及第二控制电路耦接至这些电阻式存储器单元。当各个电阻式存储器单元进行设置时，第一控制电路及第二控制电路分别提供一设置电压及一接地电压至各个电阻式存储器单元，以形成一设置电流，并且设置电流透过第一控制电路及第二控制电路的至少其中之一进行限流。
【专利说明】
电阻式存储器系统、其驱动电路及其阻抗设置方法
技术领域
[0001] 本发明设及一种存储器系统，且特别设及一种电阻式存储器系统、其驱动电路及 其阻抗设置方法。
【背景技术】
[0002] 非挥发性存储器具有存入的数据在断电后也不会消失的优点，因此是许多电器 产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储器（resistive random access memory，RRAM)是业界积极发展的一种非挥发性存储器，其具有写入操作电压低、写 入抹除时间短、记忆时间长、非破坏性读取、多状态巧区、结构简单W及所需面积小等优点， 在未来个人计算机和电子设备上极具应用潜力。
[0003] 电阻式存储器单元是透过电阻高低来储存数据的存储器，例如低阻抗状态代表逻 辑准位0,高阻抗状态代表逻辑准位1。进一步来说，若在电阻式存储器单元两端施加正电 压，可W使其从高阻抗状态转为低阻抗状态，此称为设置（set)操作；反之，若在电阻式存 储器单元两端施加负电压，则使其从低阻抗状态转为高阻态，此称为重置（reset)操作。然 而，由于设置操作与重置操作的电气条件不同（如设置电流不同），W致于设定操作与重置 操作通常无法同时应用至同一列的多个电阻式存储器单元，进而影响了电阻式存储器系统 的写入速度及数组效率。

【发明内容】

[0004] 本发明提供一种电阻式存储器系统、其驱动电路及其阻抗设置方法，可使设定操 作与重置操作同时应用至同一列的多个电阻式存储器单元，W提高电阻式存储器系统的写 入速度及数组效率。 阳〇化]本发明的驱动电路，适用于驱动具有多个电阻式存储器单元的一存储器阵列，包 括一列选择电路、一第一控制电路及一第二控制电路。列选择电路禪接运些电阻式存储器 单元，用于开启运些电阻式存储器单元。第一控制电路禪接运些电阻式存储器单元，用于提 供一设置电压及一接地电压。第二控制电路禪接运些电阻式存储器单元，用于提供一重置 电压及接地电压。当各个电阻式存储器单元进行设置时，第一控制电路提供设置电压至各 个电阻式存储器单元，第二控制电路提供接地电压至各个电阻式存储器单元，W形成一设 置电流，并且设置电流透过第一控制电路及第二控制电路的至少其中之一进行限流。
[0006] 本发明的电阻式存储器系统，包括一存储器阵列及上述驱动电路，其中存储器阵 列具有多个电阻式存储器单元，且驱动电路用于驱动运些电阻式存储器单元。
[0007] 在本发明的一实施例中，运些电阻式存储器单元透过多条列选择线禪接至列选择 电路，运些电阻式存储器单元透过多条位元线禪接至第一控制电路，运些电阻式存储器单 元透过多条源极线禪接至第二控制电路，其中列选择电路用于致能运些列选择线的其中之 〇
[0008] 在本发明的一实施例中，第一控制电路包括一第一限流单元，用于提供设置电压 及对设置电流进行限流。
[0009] 在本发明的一实施例中，第一限流单元包括一第一 P型晶体管及一第一多任务 器。第一 P型晶体管具有接收设置电压的一第一端、禪接对应的位元线的一第二端及一控 制端。第一多任务器禪接第一P型晶体管的控制端，接收一第一限流电压、一操作电压及一 设置信号，W依据设置信号提供第一限流电压或操作电压至第一P型晶体管的控制端，其 中第一限流电压用于对设置电流进行限流。
[0010] 在本发明的一实施例中，第一控制电路还包括一第一 N型晶体管，具有禪接对应 的位元线的一第一端、接收接地电压的一第二端、及接收设置信号的一反相信号的一控制 JLjJU 乂而。
[0011] 在本发明的一实施例中，第二控制电路包括一第二P型晶体管及一第二N型晶体 管。第二P型晶体管，具有接收重置电压的一第一端、禪接对应的源极线的一第二端、W及 接收重置信号的一反相信号的一控制端。第二N型晶体管，具有禪接对应的源极线的一第 一端、接收接地电压的一第二端、及接收重置信号的反相信号的一控制端。
[0012] 在本发明的一实施例中，第一限流单元包括一第ΞΡ型晶体管、电流控制电路及 电压比较单元。第Ξ P型晶体管具有接收设置电压的一第一端、禪接对应的位元线的一第 二端及一控制端。电流控制电路禪接第Ξ P型晶体管的控制端且接收第一限流电压、接地 电压、操作电压及比较结果电压。在各电阻式存储器单元未进行设置时，提供操作电压至第 ΞΡ型晶体管W将第ΞΡ型晶体管关闭。在各运些电阻式存储器单元进行设置时，则依据 比较结果电压提供第一限流电压或接地电压至第Ξ P型晶体管的控制端，其中第一限流电 压用于对设置电流进行限流。电压比较单元禪接对应的位元线及电流控制电路，且接收参 考电压及设置信号，W受控于设置信号而启动，并且比较对应的位元线的电压准位与参考 电压W提供比较结果电压至电流控制电路。
[0013] 在本发明的一实施例中，电流控制电路包括一第二多任务器、一第四P型晶体管 及一第=N型晶体管。第二多任务器禪接第Ξ P型晶体管的控制端，接收第一限流电压、设 置信号的反相信号及一控制信号。当电阻式存储器单元未进行设置时，第二多任务器接收 及提供电位为操作电压的反相设置信号至第Ξρ型晶体管的控制端。当电阻式存储器单元 进行设置时，第二多任务器依据控制信号提供第一限流电压或电位为接地电压的反相设置 信号至第Ξ Ρ型晶体管的控制端。第四Ρ型晶体管具有接收一操作电压的一第一端、提供 控制信号的一第二端及接收比较结果电压的一控制端。第ΞΝ型晶体管具有禪接第四Ρ型 晶体管的第二端的一第一端、接收接地电压的一第二端、及接收设置信号的一反相信号的 一控制端。
[0014] 在本发明的一实施例中，第一控制电路还包括一第四Ν型晶体管，具有禪接对应 的位元线的一第一端、接收接地电压的一第二端、及接收设置信号的反相信号的一控制端。
[0015] 在本发明的一实施例中，第二控制电路包括一第二限流单元，用于提供接地电压 及对设置电流进行限流。
[0016] 在本发明的一实施例中，第二限流单元包括一第五Ν型晶体管及一第Ξ多任务 器。第五Ν型晶体管具有禪接对应的源极线的一第一端、接收接地电压的一第二端及一控 制端。第Ξ多任务器禪接第ΞΡ型晶体管的控制端，接收一第二限流电压、接地电压及一设 置信号，W依据设置信号提供第一限流电压或接地电压至第二Ρ型晶体管的控制端，其中 第二限流电压用于对设置电流进行限流。
[0017] 在本发明的一实施例中，第二控制电路还包括一第五P型晶体管，具有接收重置 电压的一第一端、禪接对应的源极线的一第二端、及接收一重置信号的一反相信号的一控 制端。
[0018] 在本发明的一实施例中，第一控制电路包括一第六P型晶体管及一第六N型晶体 管。第六P型晶体管具有接收设置电压的一第一端、禪接对应的位元线的一第二端、W及接 收设置信号的一反相信号的一控制端。第六N型晶体管，具有禪接对应的位元线的一第一 端、接收接地电压的一第二端、及接收设置信号的反相信号的一控制端。
[0019] 在本发明的一实施例中，运些源极线分为多个群组，并且各个群组的运些源极线 彼此禪接W禪接至第二控制电路。
[0020] 在本发明的一实施例中，各个电阻式存储器单元包括一电阻式存储器组件、一开 关晶体管。电阻式存储器组件禪接对应的位元线，用于依据设定电压及重置电压设定其阻 抗值。开关晶体管具有禪接电阻式存储器组件的一第一端、禪接对应的源极线的一第二端、 W及禪接对应的列选择线的一控制端。
[0021] 在本发明的一实施例中，驱动电路还包括一第Ξ控制电路，用于提供一基极控制 电压至运些电阻式存储器单元的运些开关晶体管的一基极端。
[0022] 本发明的电阻式存储器系统的阻抗设置方法，适用于具有多个电阻式存储器单元 的电阻式存储器系统，并且阻抗设置方法包括下列步骤。判断各个电阻式存储器单元是否 进行设置。当各个电阻式存储器单元进行设置时，透过一第一控制电路提供一设置电压至 各个电阻式存储器单元，并且透过一第二控制电路提供一接地电压至各个电阻式存储器单 元，W形成一设置电流，其中设置电流透过第一控制电路及第二控制电路的至少其一进行 限流。当各个电阻式存储器单元不进行设置时，控制第一控制电路不提供设置电压至各个 电阻式存储器单元。
[0023] 在本发明的一实施例中，第一控制电路包括一第一限流单元，并且透过第一控制 电路提供设置电压至各个电阻式存储器单元的步骤包括：透过第一控制电路的第一限流单 元提供设置电压至各个电阻式存储器单元，W对设置电流进行限流。
[0024] 在本发明的一实施例中，第一限流单元透过一位元线禪接至各个电阻式存储器单 元，并且阻抗设置方法还包括：检测位元线的一电压准位；当位元线的的电压准位小于一 写入准位，则控制第一限流单元不对设置电流进行限流；W及，当位元线的的电压准位大于 等于写入准位，则控制第一限流单元对设置电流进行限流。
[00巧]在本发明的一实施例中，第二控制电路包括一第二限流单元，并且透过第二控制 电路提供接地电压至各个电阻式存储器单元的步骤包括：透过第二控制电路的第二限流单 元提供接地电压至各个电阻式存储器单元，W对设置电流进行限流。
[00%] 基于上述，本发明实施例的电阻式存储器系统、其驱动电路及其阻抗设置方法，其 于设置电阻式存储器单元时，透过第一控制电路及第二控制电路的至少其中之一对设置电 流进行限流，而非电阻式存储器单元的开关晶体管。由此，同一列的电阻式存储器单元可同 时进行设置操作及重置操作，进而可提高电阻式存储器系统的写入速度及数组效率。
[0027] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
【附图说明】
[0028] 图1A为依据本发明一实施例的电阻式存储器系统的系统示意图。
[0029] 图1B为图1A依据本发明一实施例的存储器阵列的电路示意图。
[0030] 图2A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意 图。
[0031] 图2B为图2A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程 图。
[0032] 图3A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意 图。
[0033] 图3B为图3A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程 图。
[0034] 图3C为图3A依据本发明一实施例的第一控制电路的电路示意图。
[0035] 图3D为图3A依据本发明一实施例的第一控制电路的电路示意图。
[0036] 图3E为图3D依据本发明一实施例的第一控制电路的驱动波形示意图。
[0037] 图4A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意 图。
[0038] 图4B为图4A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程 图。
[0039] 图5为图1A依据本发明一实施例的存储器阵列的电路示意图。
[0040] 图6为依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。 阳OW 其中附图标记为：
[0042] 100:电阻式存储器系统 110、110a、110b :存储器阵列 阳0创 111:列选择线 113:位元线 W44] 115:源极线 120:驱动电路
[0045] 121 :列选择电路 123、123a~123e :第一控制电路
[0046] 125、125曰、125b :第二控制电路 127 :第Ξ控制电路
[0047] 210、310、310a、310b :第一限流单元 311、311a、31 化：电压比较单元
[0048] 313、313a、313b :电流控制电路 410 :第二限流单元
[0049] CR1、CR2 :比较器 GND :接地电压 阳化0] GPUGP2:群组 Η :高电压准位
[0051] ΙΝΤ1~ΙΝΤ3 :反相器 Iset :设置电流
[0052] L :低电压准位 MN1~MN6、MNa :N型晶体管
[0053] MP1~MP6 :P型晶体管 MX1~MX3 :多任务器
[0054] NAD1:与非口 Me:电阻式存储器组件 阳化日]RMx、RMx_l、RMx_2 :电阻式存储器单元
[0056] RST:重置信号 SCUSC2:控制信号
[0057] SST:设置信号 T1~T3:时间
[0058] TGUTG2:传输闽 TS :开关晶体管
[0059] VBC:基极控制电压 VBN:第二限流电压 W60] VBP:第一限流电压 VDD:操作电压
[0061] VGP3:栅极电压 VRCUVRC2 :比较结果电压
[0062] 化eset :重置电压 化f :参考电压 W63] VRS :列选择电压 Vset :设置电压
[0064] VWL:写入准位 阳0化]S210、S220、S230、S310、S320、S330、S：M0、S410、S420、S430、S610、S620、S630 :步 骤
【具体实施方式】
[0066] 图1A为依据本发明一实施例的电阻式存储器系统的系统示意图。请参照图1A，在 本实施例中，电阻式存储器系统100例如包括存储器阵列110及驱动电路120,其中驱动电 路120禪接存储器阵列110 W驱动存储器阵列110,并且例如包括列选择电路121、第一控 制电路123、一第二控制电路125及第Ξ控制电路127。
[0067] 列选择电路m禪接存储器阵列110, W提供一列选择电压VRS至存储器阵列 110。第一控制电路123禪接存储器阵列110, W提供一设置电压Vset或接地电压GND至存 储器阵列110。第二控制电路125禪接存储器阵列110, W提供一重置电压化eset或接地 电压GND至存储器阵列110。第Ξ控制电路127禪接存储器阵列110, W提供一基极控制电 压VBC至存储器阵列110。
[0068] 图1B为图1A依据本发明一实施例的存储器阵列的电路示意图。请参照图1A及 图1B，其中相同或相似组件使用相同或相似标号。在本实施例中，存储器阵列110a例如包 括多个电阻式存储器单元RMx、多条列选择线111、多条位元线113及多条源极线115。电阻 式存储器单元RMx例如包括电阻式存储器组件Me及开关晶体管TS。
[0069] 在各个电阻式存储器单元RMx中，电阻式存储器组件Me的一端禪接对应的位元 线113 W禪接至第一控制电路123,并且接收第一控制电路123所提供的设置电压Vset或 接地电压GND，其中设置电压Vset是用于对电阻式存储器组件Me进行设置操作。开关晶 体管TS的漏极（对应第一端）禪接至电阻式存储器组件Me的另一端，开关晶体管TS的栅 极（对应控制端）禪接对应的列选择线111 W禪接至列选择电路121，并且用于接收列选择 电路121所提供的列选择电压VRS，开关晶体管TS的源极（对应第二端）禪接对应的源极 线115 W禪接至第二控制电路125,并且接收第二控制电路125所提供的重置电压化eset 或接地电压GND，其中重置电压化eset是用于对电阻式存储器组件Me进行重置操作。在 此，电阻式存储器单元RMx可视为具有Ξ控制端的电阻式存储器单元。
[0070] 在本实施例中，列选择电路121用于致能列选择线111的其中之一，W开启某一列 的电阻式存储器单元RMx，并且可对开启的电阻式存储器单元RMx进行设置操作或重置操 作。换言之，当电阻式存储器单元RMx进行设置时（如电阻式存储器单元RMx_l所示），第 一控制电路123会提供设置电压Vset至电阻式存储器单元RMx_l，并且第二控制电路125 会提供接地电压GND至电阻式存储器单元RMx_l，W形成一设置电流Iset，其中设置电流 Iset会透过第一控制电路123及第二控制电路125的至少其中之一进行限流，W使电阻式 存储器单元RMx_l可正常地进行设置操作。
[0071] 当电阻式存储器单元RMx进行重置时（如电阻式存储器单元RMx_2所示），第一控 制电路123会提供接地电压GND至电阻式存储器单元RMx_2,并且第二控制电路125会提 供重置电压化eset至电阻式存储器单元RMx_2, W使电阻式存储器单元RMx_2进行重置操 作。
[0072] 依据上述，透过具有限流功能的第一控制电路123及/或第二控制电路125,同一 列的电阻式存储器单元RMx可同时进行设置操作及重置操作，进而可提高电阻式存储器系 统100的写入速度及数组效率。
[0073] 此外，第Ξ控制电路127可透过走线（未绘示）禪接至开启的电阻式存储器单 元RMx的开关晶体管TS的基极度ulk，未绘示），W透过改变开关晶体管TS的基极的电压 VSB(也为基极控制电压VBC)来控制开关晶体管TS的临界电压Vth。W N型晶体管为例， 开关晶体管TS的基极电压VSB与临界电压Vth关系如下：
[0074]
[007引其中，V?是基极与源极之间无电位差时的临界电压，丫是基板效应参数，2 Φ则是 与半导体能阶相关的参数（禁带中线与费米能级的差值）。依据上述方程式，当基极电压 VSB越小，临界电压Vth也会越小，并且临界电压Vth的降低可使开关晶体管TS的等效阻抗 下降，也为使电阻式存储器单元RMx更容易被写入，由此可增加电阻式存储器RMx成功写入 的机会。
[0076] 图2A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意 图。请参照图1A、图1B及图2A，其中相同或相似组件使用相同或相似标号。在本实施例中， 第一控制电路123a例如包括第一限流单元210及第一 N型晶体管MN1，其中第一限流单元 210用于提供设置电压Vset W及对设置电流Iset进行限流。
[0077] 进一步来说，第一限流单元210例如包括第一 P型晶体管MP1及第一多任务器 MX1，其中第一 P型晶体管MP1可视为一巧制晶体管。晶体管MP1的源极（对应第一端）接 收设置电压Vset，晶体管MP1的漏极（对应第二端）禪接对应的位元线113。多任务器MX1 的输出端禪接至晶体管MP1的栅极（对应控制端），多任务器MX1的输入端接收第一限流电 压VBP及操作电压V孤，多任务器MX1的控制端接收设置信号SST。晶体管丽1的漏极（对 应第一端）禪接对应的位元线113,晶体管MN1的源极（对应第二端）接收接地电压GND， 晶体管丽1的栅极（对应控制端）接收设置信号SST的反相信号^。
[0078] 依据上述，多任务器MX1依据设置信号SST提供第一限流电压VBP或操作电压V孤 至晶体管MP1的栅极，其中第一限流电压VBP用于对设置电流Iset进行限流。换言之，当 电阻式存储器单元RMx进行设置时，设置信号SST会致能（例如为高电压准位）。此时，晶 体管丽1会截止，并且多任务器MX1会依据设置信号SST提供第一限流电压VBP至晶体管 MP1的栅极，W透过晶体管MP1提供设置电压Vset W及对设置电流Iset进行限流。当电 阻式存储器单元RMx未进行设置时，设置信号SST会禁能（例如为低电压准位）。此时，晶 体管丽1会导通，W透过晶体管丽1提供接地电压GND，并且多任务器MX1会依据设置信号 SST提供操作电压VDD至晶体管MP1的栅极，W截止晶体管MP1。 阳079] 在本实施例中，第二控制电路125a例如包括第二P型晶体管MP2及第二N型晶体 管丽2。晶体管MP2的源极（对应第一端）接收重置电压化eset，晶体管MP2的漏极（对 应第二端）禪接对应的源极线115,晶体管MP2的栅极（对应控制端）接收重置信号RST的 反相信号吞沉。晶体管丽2的漏极（对应第一端）禪接对应的源极线115,晶体管丽2的源 极（对应第二端）接收接地电压GND，晶体管丽2的栅极（对应控制端）接收重置信号RST 的反相信号?^Γ。
[0080] 换言之，当电阻式存储器单元RMx进行重置时，重置信号RST会致能（例如为高电 压准位）。此时，晶体管MP2会导通而晶体管丽2会截止，W透过晶体管MP2提供重置电压 化eset。当电阻式存储器单元RMx未进行重置时，重置信号RST会禁能（例如为低电压准 位）。此时，晶体管丽2会导通，W透过晶体管丽2提供接地电压GND，晶体管MP2会截止。
[0081] 图2B为图2A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程 图。请参照图2A及图2B，在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。 首先，会将所有列选择线、源极线及位元线接地（步骤S210)，接着将选定的位元线透过第 一限流单元施加设置电压（步骤S220)。最后，在选定的列选择在线施加写入准位且源极线 接地（步骤S230)。
[0082] 图3A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意 图。请参照图1A、图1B、图2A及图3A，其中相同或相似组件使用相同或相似标号，并且第二 控制电路125a可参照图2A所示，在此则不再寶述。在本实施例中，第一控制电路123b例 如包括第一限流单元310及第四N型晶体管MN4。
[008引进一步来说，第一限流单元310例如包括第Ξ P型晶体管MP3、电压比较单元311 及电流控制电路313,其中第Ξ P型晶体管MP3可视为一巧制晶体管。晶体管MP3的源极 (对应第一端）接收设置电压Vset，晶体管MP3的漏极（对应第二端）禪接对应的位元线 113。电流控制电路313禪接第Ξ P型晶体管MP3的栅极（对应控制端）且接收第一限流 电压VBP、接地电压GND、操作电压VDD及比较结果电压VRC1，当各电阻式存储器单元RMx未 进行设置时（也为非进行设置操作），电流控制电路313提供操作电压V孤至第Ξ P型晶体 管MP3的栅极，W将第ΞΡ型晶体管MP3关闭。当各电阻式存储器单元RMx进行设置时（也 为进行设置操作），则电流控制电路313依据比较结果电压VRC1提供第一限流电压VBP或 接地电压GND至第Ξ P型晶体管MP3的栅极，其中第一限流电压VBP用于对设置电流Iset 进行限流。
[0084] 电压比较单元311禪接对应的位元线113及电流控制电路313,且接收参考电压 化f及设置信号SST，W受控于设置信号SST而启动，并且比较对应的位元线113的电压准 位与参考电压化f，W判断对应的位元线113的电压准位是否达到写入准位。电压比较单元 311依据比较结果提供比较结果电压VRC1至电流控制电路313。晶体管MN4的漏极（对应 第一端）禪接对应的位元线113,晶体管MN4的源极（对应第二端）接收接地电压GND，晶 体管MN4的栅极（对应控制端）接收设置信号SST的反相信号^。
[00化]依据上述，当电阻式存储器单元RMx进行设置时，设置信号SST会致能（例如为高 电压准位），此时晶体管MN4会截止并且电压比较单元311会启动。接着，当对应的位元线 113的电压准位未达到写入准位时，也为参考电压化f大于对应的位元线113的电压准位， 电压比较单元311会提供低电压准位的比较结果电压VRC1。此时，电流控制电路313会依 据低电压准位的比较结果电压VRC1提供接地电压GND至晶体管MP3的栅极，W导通晶体管 MP3,由此加速对应的位元线113的电压准位的上升速度。
[0086] 当对应的位元线113的电压准位达到或超过写入准位时，也为参考电压化f小于 等于对应的位元线113的电压准位，电压比较单元311会提供高电压准位的比较结果电压 VRC1。此时，电流控制电路313会依据电位为低电压准位的比较结果电压VRC1提供第一限 流电压VBP至晶体管MP3的栅极，W透过晶体管MP3提供设置电压Vset W及对设置电流 I set进行限流。
[0087] 当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能（例如为低电压准 位）。此时，电压比较单元311会关闭，并且晶体管MN4会导通，W透过晶体管MN4提供接地 电压GND，并且电流控制电路313会提供操作电压V孤至晶体管MP3的栅极将其关闭。因此 对应的位元线113的电压准位会等于接地电压GND。
[0088] 图3B为图3A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程 图。请参照图3A及图3B，在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。 首先，将位元线接地（S310)，并且透过控制电路将巧制晶体管的栅极接地，W加快位元线的 充电速度（步骤S320)。接着，透过电压比较单检测位元线的电压准位是否上升到达写入准 位（步骤S330)，并且在位元线的电压准位上升到达写入准位时，透过控制电路提供第一限 流电压至巧制晶体管的栅极（步骤S340)。
[0089] 图3C为图3A依据本发明一实施例的第一控制电路的电路示意图。请参照图3A 及图3C，其中相同或相似组件使用相同或相似标号，并且第二控制电路可参照图2A所示第 二控制电路125a，在此则不再寶述。在本实施例中，第一控制电路123c与第一控制电路 123b大致相同，其不同之处在于第一限流单元310曰。在第一限流单元310a中，电压比较单 元311a例如包括比较器CR1，并且电流控制电路313a例如包括第四P型晶体管MP4、第Ξ N型晶体管丽3、第二多任务器MX2。
[0090] 多任务器MX2的输出端禪接至晶体管MP3的栅极（对应控制端），多任务器MX2的 输入端接收第一限流电压VBP及设置信号SST的反相信号療于，多任务器MX2的控制端接 收控制信号SCI。晶体管MP4的源极（对应第一端）接收操作电压VDD，晶体管MP4的漏极 (对应第二端）用于提供控制信号SC1，晶体管MP4的栅极禪接比较器CR1的输出端。晶体 管丽3的漏极（对应第一端）禪接晶体管MP4的漏极，晶体管丽3的源极（对应第二端） 接收接地电压GND，晶体管丽3的栅极（对应控制端）接收设置信号SST的反相信号森于。
[0091] 比较器CR1的负输入端禪接对应的位元线113,比较器CR1的正输入端接收参考电 压化t比较器CR1的致能端接收设置信号SST，W受控于设置信号SST而启动。当比较器 CR1被致能时，比较器CR1会比较对应的位元线113的电压准位与参考电压化f，W判断对 应的位元线113的电压准位是否达到写入准位，并且对应地提供比较结果电压VRC1至晶体 管MP4的栅极。
[0092] 依据上述，在电阻式存储器单元RMx未进行设置时，多任务器MX2依据控制信号 SCI提供电位为操作电压VDD的反相设置信号覆开至晶体管MP3的栅极。在电阻式存储器 单元RMx进行设置时，多任务器MX2依据控制信号SCI提供第一限流电压VBP或电位为接 地电压GND的反相设置信号森?至晶体管MP3的栅极。换言之，当电阻式存储器单元RMx进 行设置时，设置信号SST会致能（例如为高电压准位），此时晶体管丽3及MN4会截止。并 且，当对应的位元线113的电压准位未达到写入准位时，也为参考电压化f大于对应的位元 线113的电压准位，比较器CR1会提供高电压准位的比较结果电压VRC1 W关闭晶体管MP4。 此时，多任务器MX2会依据电位为接地电压GND的控制信号SCI提供电位为接地电压GND 的反相设置信号森T至晶体管MP3的栅极，W导通晶体管MP3,由此加速对应的位元线113 的电压准位的上升速度。
[0093] 当对应的位元线113的电压准位达到或超过写入准位时，也为参考电压化f小于 等于对应的位元线113的电压准位，比较器CR1会提供低电压准位的比较结果电压VRC1 W 导通晶体管MP4, W使控制信号SCI上升至操作电压V孤。多任务器MX2会依据电位为操作 电压VDD (等同高电压准位）的控制信号SCI提供第一限流电压VBP至晶体管MP3的栅极， W透过晶体管MP3提供设置电压Vset W及对设置电流Iset进行限流。
[0094] 当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能（例如为低电压准 位）。此时，比较器CR1会关闭，并且晶体管丽3及MN4会导通，W透过晶体管MN4提供接地 电压GND，并且多任务器MX2会依据控制信号SCI提供电位为操作电压V孤的反相设置信号 漂串至晶体管MP3的栅极，W关闭晶体管MP3。因此对应的位元线113的电压准位会下降 至接地电压GND。
[0095] 依据上述，当对应的位元线113的电压准位未达到写入准位时，晶体管MP3会导通 W提供较大的电流至对应的位元线113, W加速对应的位元线113的电压准位的上升；当对 应的位元线113的电压准位达到或超过写入准位时，则透过晶体管MP3对设置电流Iset进 行限流。由此，可缩短设置电阻式存储器单元RMx的时间。
[0096] 图3D为图3A依据本发明一实施例的第一控制电路的电路示意图。请参照图3A、 图3C及图3D，其中相同或相似组件使用相同或相似标号，并且第二控制电路可参照图2A所 示第二控制电路125a，在此则不再寶述。在本实施例中，第一控制电路123d的电路结构大 致相同于第一控制电路123c，其主要不同之处在于第一限流单元310b，并且第一限流单元 31化还包括反相器INT1。在第一限流单元31化中，电压比较单元31化例如包括比较器 CR2,并且电流控制电路313b例如包括第四P型晶体管MP4、第Ξ N型晶体管丽3、N型晶体 管MNa、传输闽TGUTG2、反相器INT2、INT3、与非口 NAD1。在此，反相器INT1例如是配置于 第一限流单元31化中，但在其他实施例中，反相器INT1可配置于第一限流单元31化外，且 本发明实施例不W此为限。
[0097] 晶体管MP3的源极（对应第一端）接收设置电压Vset，晶体管MP3的漏极（对应 第二端）禪接对应的位元线113。传输闽TG1的输入端接收第一限流电压VBP，传输闽TG1 的正控制端接收控制信号SC2,传输闽TG1的负控制端接收控制信号SC2的反相信号雨5， 传输闽TG1的输出端禪接至晶体管MP3的栅极。传输闽TG2的输入端接收设置信号SST的 反相信号森T，传输闽TG2的正控制端接收控制信号SC2的反相信号^，传输闽TG2的 负控制端接收控制信号SC2,传输闽TG2的输出端禪接至晶体管MP3的栅极。其中，传输闽 TG1、TG2可W达到类似多任务器MX2的功能。
[0098] 晶体管MP4的源极接收操作电压VDD，晶体管MP4的的栅极接收设置信号SST。晶 体管丽3的漏极禪接晶体管MP4的漏极，晶体管丽3的源极接收接地电压GND，晶体管丽3 的栅极禪接比较器CR2的输出端。比较器CR2的正输入端禪接对应的位元线113,比较器 CR2的负输入端接收参考电压化f，比较器CR2的致能端接收设置信号SST，比较器CR2的输 出端提供比较结果电压VRC2。晶体管MNa的漏极禪接晶体管MN3的栅极，晶体管MNa的源 极接收接地电压GND，晶体管丽3栅极接收设置信号SST的反相信号療?。
[0099] 反相器INT1的输入端接收设置信号SST，反相器INT1的输出端提供设置信号SST 的反相信号SS1。反相器INT2的输入端禪接晶体管MP4的漏极。与非口 NAD1的输入端禪 接反相器INT2的输出端且接收设置信号SST，与非口 NAD1的输出端提供控制信号SC2的反 相信号顯1。反相器INT3的输入端接收控制信号SC2的反相信号^，反相器INT3的输出 端提供控制信号SC2。 阳100] 晶体管MN4的漏极禪接对应的位元线113,晶体管MN4的源极接收接地电压GND， 晶体管MN4的栅极接收设置信号SST的反相信号潭?。 阳101] 图3E为图3D依据本发明一实施例的第一控制电路的驱动波形示意图。请参照图 3D及图3E，在时间T1前，假设阻式存储器单元RMx未进行设置时，因此设置信号SST会禁 能（例如为低电压准位L)。此时，比较器CR2会关闭（也为输出低电压准位L)，并且晶体 管MNa、晶体管MP4及晶体管MN4会导通，W透过晶体管丽1提供接地电压GND (也为低电压 准位L)至对应的位元线113。并且，控制信号SC2会为高电压准位H，因此高电压准位Η的 反相信号拆汗会透过传输闽TG2提供至晶体管MP3的栅极（栅极电压VGP3)，W截止晶体 管 MP3。
[0102] 在时间Τ1后，假设电阻式存储器单元RMx开始进行设置时，因此设置信号SST会 致能（例如为高电压准位H)。此时，比较器CR2会开启，W比较对应的位元线113的电压准 位与参考电压化f，并且对应比较结果提供比较结果电压VRC2。并且，晶体管MNa、晶体管 MP4及晶体管MN4会截止。 阳103] 在时间T1至T2之间，对应的位元线113的电压准位V113未达到写入准位￥胖以也 为参考电压化f大于对应的位元线113的电压准位V113,因此比较器CR2会提供低电压准 位L的比较结果电压VRC2 W截止晶体管丽3, W致于控制信号SC2仍为高电压准位H。此 时，低电压准位L的反相信号森T会透过传输闽TG2提供至晶体管MP3的栅极（即栅极电 压VGP3)，W导通晶体管MP3。
[0104] 在时间T2之后，对应的位元线113的电压准位V113已达到或超过写入准位VWL， 也为参考电压化f小于对应的位元线113的电压准位，因此比较器CR2会提供高电压准位 Η的比较结果电压VRC2 W导通晶体管丽3, W致于控制信号SC2切换为低电压准位L。此 时，第一限流电压VBP会透过传输闽TG1提供至晶体管MP3的栅极（即栅极电压VGP3)，W 对设置电流Iset进行限流。其中，在时间Τ3时，设置成功的电阻式存储器单元RMx会转换 为低阻抗状态，W致于设置电流Iset会大幅上升。
[01化]图4A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意 图。请参照图1A、图1B及图4A，其中相同或相似组件使用相同或相似标号。在本实施例中， 第二控制电路12化例如包括第二限流单元410及第五P型晶体管MP5,其中第二限流单元 410用于提供接地电压GND W及对设置电流Iset进行限流。
[0106] 进一步来说，第二限流单元410例如包括第五N型晶体管丽5及第Ξ多任务器 MX3。晶体管丽5的漏极（对应第一端）禪接对应的源极线115,晶体管丽5的源极（对应 第二端）接收接地电压GND。多任务器MX3的输出端禪接至晶体管丽5的栅极（对应控制 端），多任务器MX3的输入端接收第二限流电压VBN及接地电压GND，多任务器MX3的控制 端接收设置信号SST。晶体管MP5的源极（对应第一端）接收重置电压化eset，晶体管MP5 的漏极（对应第二端）禪接对应的源极线115,晶体管MP5的栅极（对应控制端）接收重置 信号RST的反相信号1^。
[0107] 依据上述，多任务器MX2依据设置信号SST提供第二限流电压VBN或接地电压GND 至晶体管丽5的栅极，其中第二限流电压VBN用于对设置电流Iset进行限流。换言之，当 电阻式存储器单元RMx进行设置时，设置信号SST会致能（例如为高电压准位），并且重置 信号RST会禁能。此时，晶体管MP5会截止，并且多任务器MX3会依据设置信号SST提供第 二限流电压VBN至晶体管丽5的栅极，W透过晶体管丽5提供接地电压GND W及对设置电 流Iset进行限流。当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能（例如为 低电压准位），并且假设重置信号RST仍为禁能。此时，晶体管MP5仍保持截止，并且多任务 器MX5会依据设置信号SST提供接地电压GND至晶体管丽5的栅极，W截止晶体管丽5。
[0108] 在本实施例中，第一控制电路123e例如包括第六P型晶体管MP6及第六N型晶体 管MN6。晶体管MP6的源极（对应第一端）接收设置电压Vset，晶体管MP6的漏极（对应 第二端）禪接对应的位元线113,晶体管MP6的栅极（对应控制端）接收设置信号SST的反 相信号。晶体管MN6的漏极（对应第一端）禪接对应的位元线113,晶体管MN6的源极 (对应第二端）接收接地电压GND，晶体管ΜΝ6的栅极（对应控制端）接收设置信号SST的 反相信号SST。
[0109] 换言之，当电阻式存储器单元RMx进行设置时，设置信号SST会致能（例如为高 电压准位）。此时，晶体管MP6会导通而晶体管MN6会截止，W透过晶体管MP6提供设置电 压Vset。当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能（例如为低电压准 位）。此时，晶体管MN6会导通，W透过晶体管MN6提供接地电压GND，晶体管MP6会截止。
[0110] 图4B为图4A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程 图。请参照图4A及图4B，在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。 首先，会将所有列选择线、源极线及位元线接地（步骤S410)，接着将选定的源极线透过第 二限流单元接地（步骤S420)。最后，在选定的列选择在线施加写入准位且位在线施加设置 电压（步骤S430)。 阳111] 图5为图1A依据本发明一实施例的存储器阵列的电路示意图。请参照图1A、图 1B及图5,其中相同或相似组件使用相同或相似标号，并且存储器阵列11化大致相同存储 器阵列110a，其不同之处在于存储器阵列11化将电阻式存储器单元RMx、列选择线111、位 元线113及源极线115分为多个群组（如GP1、GP2)。并且，各个群组（如GP1、GP2)的源 极线115会先彼此禪接，再禪接至第二控制电路125。
[0112] 在上述实施例中，是W第一控制电路123及第二控制电路125的其中之一对设置 电流Iset进行限流，但在其他实施例中，同时利用第一控制电路123及第二控制电路125 对设置电流Iset进行限流，也为第二控制电路12化可W与第一控制电路123a~123d的 其中之一配对，W驱动存储器阵列110。
[0113] 图6为依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。请 参照图6,在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。在步骤S610 中，会判断判断各个电阻式存储器单元是否进行设置。当各个电阻式存储器单元进行设置 时，也为步骤S610的判断结果为"是"，则透过第一控制电路提供设置电压至各个电阻式 存储器单元，并且透过第二控制电路提供接地电压至各个电阻式存储器单元，W形成一设 置电流，其中设置电流透过第一控制电路及第二控制电路的至少其中之一进行限流（步骤 S620)。当各个电阻式存储器单元不进行设置时，也为步骤S610的判断结果为"否"，则控 制第一控制电路不提供设置电压至各个电阻式存储器单元（步骤S630)。其中，上述步骤 S610、S620、S630的顺序为用于说明，本发明实施例不W此为限。并且上述步骤S610、S620、 S630的细节可参照图1A、图1B、图2A、图2B、图3A至图祀、图4A、图4B及图5的实施例所 示，在此则不再寶述。
[0114] 进一步来说，当第一控制电路包括一第一限流单元时，则步骤S620可包括：透过 第一控制电路的第一限流单元提供设置电压至各个电阻式存储器单元，W对设置电流进行 限流。并且，当第一限流单元透过一位元线禪接至各个电阻式存储器单元时，阻抗设置方法 可还包括：检测位元线的一电压准位；当位元线的电压准位小于一写入准位，则控制第一 限流单元不对设置电流进行限流；W及，当位元线的的电压准位大于等于写入准位，则控制 第一限流单元对设置电流进行限流。
[0115] 当第二控制电路包括一第二限流单元时，则步骤S620可包括：透过第二控制电路 的第二限流单元提供接地电压至各个电阻式存储器单元，W对设置电流进行限流。
[0116] 综上所述，本发明实施例的电阻式存储器系统、其驱动电路及其阻抗设置方法，其 于设置电阻式存储器单元时，透过第一控制电路及第二控制电路的至少其中之一对设置电 流进行限流，而非电阻式存储器单元的开关晶体管。由此，同一列的电阻式存储器单元可同 时进行设置操作及重置操作，进而可提高电阻式存储器系统的写入速度及数组效率。并且， 可透过第Ξ控制电路改变开关晶体管的基极的电压，W控制开关晶体管的临界电压，进而 增加电阻式存储器成功写入的机会。其次，当对应的位元线的电压准位未达到写入准位时， 则透过第一控制电路提供较大的电流至对应的位元线，当对应的位元线的电压准位达到或 超过写入准位时，则透过第一控制电路对设置电流进行限流。由此，可缩短设置电阻式存储 器单元的时间。
[0117] 本发明还可有其他多种实施例，在不脱离本发明的精神和范围内，任何本领域的 技术人员，可W在本发明的基础上做一些完善和更改，故本发明的保护范围当视权利要求 书所界定的范围为准。
【主权项】
1. 一种驱动电路，适用于驱动具有多个电阻式存储器单元的存储器阵列，其特征在于， 包括： 列选择电路，耦接所述电阻式存储器单元，用于开启所述电阻式存储器单元； 第一控制电路，耦接所述电阻式存储器单元，用于提供设置电压及接地电压；以及 第二控制电路，耦接所述电阻式存储器单元，用于提供重置电压及所述接地电压； 其中，当各所述电阻式存储器单元进行设置时，所述第一控制电路提供所述设置电压 至各所述电阻式存储器单元，所述第二控制电路提供所述接地电压至各所述电阻式存储器 单元，以形成设置电流，并且所述设置电流透过所述第一控制电路及所述第二控制电路的 至少其中之一进行限流。2. 如权利要求1所述的驱动电路，其特征在于，所述电阻式存储器单元透过多条列选 择线耦接至所述列选择电路，所述电阻式存储器单元透过多条位元线耦接至所述第一控制 电路，所述电阻式存储器单元透过多条源极线耦接至所述第二控制电路，其中所述列选择 电路用于致能所述列选择线的其中之一。3. 如权利要求2所述的驱动电路，其特征在于，所述第一控制电路包括第一限流单元， 用于提供所述设置电压及对所述设置电流进行限流。4. 如权利要求3所述的驱动电路，其特征在于，所述第一限流单元包括： 第一 P型晶体管，具有接收所述设置电压的第一端、耦接对应的位元线的第二端及控 制端；以及 第一多任务器，耦接所述第一 P型晶体管的所述控制端，接收第一限流电压、操作电压 及设置信号，以依据所述设置信号提供所述第一限流电压或所述操作电压至所述第一 P型 晶体管的所述控制端，其中所述第一限流电压用于对所述设置电流进行限流。5. 如权利要求4所述的驱动电路，其特征在于，所述第一控制电路还包括： 第一 N型晶体管，具有耦接对应的位元线的第一端、接收所述接地电压的第二端、及接 收所述设置信号的反相信号的控制端。6. 如权利要求4所述的驱动电路，其特征在于，所述第二控制电路包括： 第二P型晶体管，具有接收所述重置电压的第一端、耦接对应的源极线的第二端、以及 接收所述重置信号的反相信号的控制端；以及 第二N型晶体管，具有耦接对应的源极线的第一端、接收所述接地电压的第二端、及接 收所述重置信号的所述反相信号的控制端。7. 如权利要求3所述的驱动电路，其特征在于，所述第一限流单元包括： 第三P型晶体管，具有接收所述设置电压的第一端、耦接对应的位元线的第二端及控 制端； 电流控制电路，耦接所述第三P型晶体管的所述控制端且接收第一限流电压、接地电 压、操作电压及比较结果电压，当各所述电阻式存储器单元未进行设置时，所述电流控制电 路提供所述操作电压至所述第三P型晶体管的控制端，当各所述电阻式存储器单元进行设 置时，所述电流控制电路依据所述比较结果电压提供所述第一限流电压或所述接地电压至 所述第三P型晶体管的所述控制端，其中所述第一限流电压用于对所述设置电流进行限 流；以及 电压比较单元，耦接对应的位元线及所述电流控制电路，且接收参考电压及设置信号， 以受控于所述设置信号而启动，并且比较对应的位元线的电压准位与所述参考电压以提供 所述比较结果电压至所述电流控制电路。8. 如权利要求7所述的驱动电路，其特征在于，所述电流控制电路包括： 第二多任务器，耦接所述第三P型晶体管的所述控制端，接收所述第一限流电压、所述 设置信号的反相信号及控制信号，当各所述电阻式存储器单元未进行设置时，所述第二多 任务器接收及提供电位为所述操作电压的所述设置信号的所述反相信号至所述第三P型 晶体管的控制端，当各所述电阻式存储器单元进行设置时，所述第二多任务器依据所述控 制信号提供所述第一限流电压或电位为所述接地电压的所述设置信号的所述反相信号至 所述第三P型晶体管的所述控制端； 第四P型晶体管，具有接收所述操作电压的第一端、提供所述控制信号的第二端及接 收所述比较结果电压的控制端；以及 第三N型晶体管，具有耦接所述第四P型晶体管的所述第二端的第一端、接收所述接地 电压的第二端、及接收所述设置信号的所述反相信号的控制端。9. 如权利要求7所述的驱动电路，其特征在于，所述第一控制电路还包括： 第四N型晶体管，具有耦接对应的位元线的第一端、接收所述接地电压的第二端、及接 收所述设置信号的所述反相信号的控制端。10. 如权利要求2所述的驱动电路，其特征在于，所述第二控制电路包括第二限流单 元，用于提供所述接地电压及对所述设置电流进行限流。11. 如权利要求10所述的驱动电路，其特征在于，所述第二限流单元包括： 第五N型晶体管，具有耦接对应的源极线的第一端、接收所述接地电压的第二端及控 制端；以及 第三多任务器，耦接所述第五N型晶体管的所述控制端，接收第二限流电压、所述接地 电压及设置信号，以依据所述设置信号提供所述第一限流电压或所述接地电压至所述第五 N型晶体管的所述控制端，其中所述第二限流电压用于对所述设置电流进行限流。12. 如权利要求11所述的驱动电路，其特征在于，所述第二控制电路还包括： 第五P型晶体管，具有接收所述重置电压的第一端、耦接对应的源极线的第二端、及接 收重置信号的反相信号的控制端。13. 如权利要求11所述的驱动电路，其特征在于，所述第一控制电路包括： 第六P型晶体管，具有接收所述设置电压的第一端、耦接对应的位元线的第二端、以及 接收所述设置信号的反相信号的控制端；以及 第六N型晶体管，具有耦接对应的位元线的第一端、接收所述接地电压的第二端、及接 收所述设置信号的所述反相信号的控制端。14. 如权利要求2所述的驱动电路，其特征在于，所述源极线分为多个群组，并且各所 述群组的所述源极线彼此耦接以耦接至所述第二控制电路。15. 如权利要求2所述的驱动电路，其特征在于，各所述电阻式存储器单元包括： 电阻式存储器组件，耦接对应的位元线，用于依据所述设定电压及所述重置电压设定 其阻抗值；以及 开关晶体管，具有耦接所述电阻式存储器组件的第一端、耦接对应的源极线的第二端、 以及耦接对应的列选择线的控制端。16. 如权利要求15所述的驱动电路，其特征在于，包括第三控制电路，用于提供基极控 制电压至所述电阻式存储器单元的所述开关晶体管的基极端。17. -种包括如权利要求1所述驱动电路的电阻式存储器系统，其特征在于，包括： 存储器阵列，具有多个电阻式存储器单元；以及 所述驱动电路，耦接所述电阻式存储器单元，用于驱动所述电阻式存储器单元。18. -种电阻式存储器系统的阻抗设置方法，适用于具有多个电阻式存储器单元的所 述电阻式存储器系统，其特征在于，包括： 判断各所述电阻式存储器单元是否进行设置； 当各所述电阻式存储器单元进行设置时，透过第一控制电路提供设置电压至各所述电 阻式存储器单元，并且透过第二控制电路提供接地电压至各所述电阻式存储器单元，以形 成设置电流，其中所述设置电流透过所述第一控制电路及所述第二控制电路的至少其中之 一进行限流；以及 当各所述电阻式存储器单元不进行设置时，控制所述第一控制电路不提供所述设置电 压至各所述电阻式存储器单元。19. 如权利要求18所述的电阻式存储器系统的阻抗设置方法，其特征在于，所述第一 控制电路包括第一限流单元，并且透过所述第一控制电路提供所述设置电压至各所述电阻 式存储器单元的步骤包括： 透过所述第一控制电路的所述第一限流单元提供所述设置电压至各所述电阻式存储 器单元，以对所述设置电流进行限流。20. 如权利要求19所述的电阻式存储器系统的阻抗设置方法，其特征在于，所述第一 限流单元透过位元线耦接至各所述电阻式存储器单元，所述阻抗设置方法还包括： 检测所述位元线的电压准位； 当所述位元线的所述电压准位小于写入准位，则控制所述第一限流单元不对所述设置 电流进行限流；以及 当所述位元线的所述电压准位大于等于所述写入准位，则控制所述第一限流单元对所 述设置电流进行限流。21. 如权利要求18所述的电阻式存储器系统的阻抗设置方法，其特征在于，所述第二 控制电路包括第二限流单元，并且透过所述第二控制电路提供所述接地电压至各所述电阻 式存储器单元的步骤包括： 透过所述第二控制电路的所述第二限流单元提供所述接地电压至各所述电阻式存储 器单元，以对所述设置电流进行限流。
【文档编号】G11C13/00GK105989876SQ201510046032
【公开日】2016年10月5日
【申请日】2015年1月29日
【发明人】曾珮玲, 郭家辰, 许世玄, 张孟凡
【申请人】财团法人工业技术研究院