专利名称：多级快速电可擦可编程只读存储器单元及其制造方法
技术领域：
本发明涉及一种多级快速电可擦可编程只读存储器(EEPROM)单元及其制造方法；特别是涉及这样一种多级EEPROM单元及制造方法，它通过利用部分相互重叠并且覆盖在浮动栅极顶部的第一和第二控制栅极来改善多级单元的编程特性。
快速EEPROM之所以变得普及是因为它有很多独特的优点。影响快速EEPROM普及的一个障碍是单位信息所需的成本太高。为了克服上述缺点，制造公司将注意力集中于提高单元的集成度。不过，由于快速EEPROM的结构比DRAM的结构要复杂得多，因此在单元的集成度方面也有困难。
在由英特尔(INTEL)公司推出的其中采用多级单元的Strata Flash(快速存储器)中，通过向单元中低速注入少量电子例如大约3000个电子的工艺，将一个多级单元编程为需要的级。因此，需要很长时间才能将单元编程到最高级。
因此，本发明的一个目的是要提供一种多级EEPROM单元及其制造方法，它通过利用部分相互重叠并且覆盖在浮动栅极顶部的第一和第二控制栅极来改善多级单元的编程特性。
根据本发明的一个方面，提供了一种多级快速EEPROM单元，该单元包括一个浮动栅极，它通过下面的隧道氧化层与一个硅衬底电隔离；第一电介质层，它形成于浮动栅极的顶部；第一控制栅极，它形成在浮动栅极上，并且通过第一电介质层与浮动栅极电隔离；第二电介质层，它形成在第一控制栅极的侧壁和顶部上；第二控制栅极，它形成在第一控制栅极的侧壁和顶部上，并且通过第二电介质层与第一控制栅极电隔离；以及一个源极和一个漏极，它们形成在衬底中，并且与第二控制栅极两边自对准。
根据本发明的另一方面，提出了一种制造多级快速EEPROM单元的方法，包括以下步骤在一个硅衬底上形成一个隧道氧化层后，对第一多晶硅层进行构图；在第一多晶硅层的顶部形成第一电介质层；通过在第一电介质层的顶部沉积第二多晶硅层，制备第一控制栅极的一部分；在第一控制栅极的侧壁上沉积第二电介质层；通过在第二电介质层的顶部沉积第三多晶硅层，形成第二控制栅极；和通过采用自对准蚀刻技术实现的源极/漏极离子注入工艺，形成一个源极和一个漏极。
从结合附图给出的优选实施例的以下说明，本发明的上述和其他目的和特征将变得更为清楚，附图中
图1是根据本发明的多级快速EEPROM单元的剖面图；图2A到2C是用于说明根据本发明的多级快速EEPROM单元的制造方法的剖面图。
下面参照附图来详细说明本发明的优选实施例。
图1的剖面图显示出根据本发明的多级快速EEPROM单元的结构。
一个浮动栅极3通过下面的一个隧道氧化层2与一个硅衬底1电隔离。第一电介质层4覆盖在浮动栅极3的顶部。第一控制栅极5通过第一电介质层4与浮动栅极3电隔离。第二电介质层6在第一控制栅极5的顶部和侧壁上形成。第二控制栅极7通过第二电介质层6与第一控制栅极5电隔离，并且在第二电介质层6的侧壁和顶部上形成。一个源极8和一个漏极9形成在衬底1中，并与第二控制栅极7的两边自对准。
此外，浮动栅极3是通过下面的隧道氧化层2与衬底1电隔离而形成的。第一和第二控制栅极5和7被做成水平地相互邻近，并通过在浮动栅极3上的第一电介质层4与浮动栅极3电隔离。控制栅极5和7还通过设置在它们之间的电介质层6相互电隔离。如上所述，源极8和漏极9是通过使用自对准蚀刻技术沿着第二控制栅极7的两边形成的。
此时，通过由源极8和漏极9之间的电压差进行的热离子(thermion)注入工艺，浮动栅极3可被编程。另一方面，通过由第一和第二控制栅极5和7与漏极9之间的电压差实现的F-N隧道效应，浮动栅极3可被擦除。
在电子是以多级方式注入浮动栅极3的快速EEPROM单元中，控制栅极5和7由下面的浮动栅极3和电介质层4隔离，并且它们与浮动栅极3部分地重叠，由此调节它们的耦合。结果是，电子可直接地注入具有多级的单元的每一级中或者从每一级发射，而不是从低级向高级移动。
参见图2A到2C，其中的剖面图显示出根据本发明多级快速EEPROM单元的制造方法。
如图2A所示，在硅衬底1上形成隧道氧化层2。在隧道氧化层2的顶部沉积第一多晶硅层3，并且随后按浮动栅极的宽度蚀刻。在第一多晶硅层3上形成具有氧化物/氮化硅/氧化硅(ONO)结构的第一电介质层4。在第一电介质层4的顶部沉积第二多晶硅层5，并且随后蚀刻掉层5的一部分，从而形成了第一控制栅极。
在图2B中，在第二多晶硅层5上形成第二电介质层6。在第二电介质层6的顶部沉积第三多晶硅层7，并且随后利用自对准蚀刻技术进行蚀刻，以形成第二控制栅极。
在图2C中，源极8和漏极9是通过与叠置的栅极自对准的源极/漏极离子注入(I/I)形成的。
本发明的快速EEPROM单元的编程和擦除操作原理如下所述。
在编程操作时，在使衬底接地之后，通过根据每个目标(target)电压Vt向第一和第二控制栅极5和7提供不同的电压和向漏极输入5V电压，利用通道热离子注入工艺对单元进行编程。
另一方面，在擦除操作时，通过使衬底浮置、向第一和第二控制栅极5和7提供大约-12V的电压和向所需浮动栅极的位线输入5V的电压，利用F-N隧道效应对单元进行擦除。
此外，EEPROM单元的读出操作如下所述。
通过顺序地将与各目标电压Vt相应的电压同时供给第一和第二控制栅极，检测单元中所存储的数据。例如，如果阈值电压Vt具有分别是1、3、5和7V的第一、第二、第三、第四电压电平，那么就可通过顺序地向单元供给2、4和6V的电压来检测数据。
如上所述，根据本发明，通过使用与下面的浮动栅极部分重叠的第一和第二控制栅极，改善了多级单元的编程特性，并且集成度也提高了一倍。另外，注入电子所需的编程时间可以减少，从而提高了编程效率。
尽管已参照特定实施例对本发明进行了说明，但本领域的普通技术人员将能理解，在不脱离所附权利要求限定的本发明精神和范围的情况下，可以作出多种变化和修改。
权利要求
1．一种多级快速EEPROM单元，包括一个浮动栅极，它通过下面的隧道氧化层与一个硅衬底电隔离；第一电介质层，它形成于浮动栅极的顶部；第一控制栅极，它形成在浮动栅极上，并且通过第一电介质层与浮动栅极电隔离；第二电介质层，它形成在第一控制栅极的侧壁和顶部上；第二控制栅极，它形成在第一控制栅极的侧壁和顶部上，并且通过第二电介质层与第一控制栅极电隔离；和一个源极和一个漏极，它们形成在衬底中，并且与第二控制栅极两边自对准。
2．根据权利要求1所述的多级快速EEPROM单元，其中，第一和第二控制栅极的部分与浮动栅极重叠。
3．一种多级快速EEPROM单元，包括一个浮动栅极，它通过下面的隧道氧化层与一个硅衬底电隔离；第一和第二控制栅极，它们形成为在水平方向上相互邻近地布局并且通过沉积在其间的一个电介质层与浮动栅极电隔离；和一个源极和一个漏极，它们形成在衬底中并且与第二控制栅极的两边自对准，其中，浮动栅极可以通过由源极和漏极之间的电压差实现的热离子注入工艺编程，并且可以通过由第一和第二控制栅极与漏极之间的电压差实现的F-N隧道效应擦除。
4．一种多级快速EEPROM单元，其中，电子是以多级方式注入浮动栅极的，控制栅极由下面的浮动栅极和一个电介质层隔离，并且与浮动栅极部分地重叠，从而调节它们的耦合，这样，电子可以直接地注入单元的每一级中或者从每一级发射，而不是从单元的低级向高级移动。
5．一种制造多级快速EEPROM单元的方法，包括以下步骤在一个硅衬底上形成一个隧道氧化层后，对第一多晶硅层进行构图；在第一多晶硅层的顶部形成第一电介质层；通过在第一电介质层的顶部沉积第二多晶硅层，制备第一控制栅极的一部分；在第一控制栅极的侧壁上沉积第二电介质层；通过在第二电介质层的顶部沉积第三多晶硅层，形成第二控制栅极；和通过采用自对准蚀刻技术实现的源极/漏极离子注入工艺，形成一个源极和一个漏极。
6．根据权利要求5所述的方法，其中，第一控制栅极的一个侧壁与第二控制栅极的一个侧壁是部分重叠的。
全文摘要
一种多级EEPROM单元及其制造方法。EEPROM单元包括:一个浮动栅极,通过下面的隧道氧化层与硅衬底电隔离;第一电介质层,形成于浮动栅极的顶部;第一控制栅极,形成在浮动栅极上,并且通过第一电介质层与浮动栅极电隔离;第二电介质层,形成在第一控制栅极的侧壁和顶部上;第二控制栅极,形成在第一控制栅极的侧壁和顶部上,并且通过第二电介质层与第一控制栅极电隔离;以及源极和漏极,它们形成在衬底中,并且与第二控制栅极两边自对准。
文档编号H01L29/792GK1301043SQ00126800
公开日2001年6月27日 申请日期2000年12月22日 优先权日1999年12月22日
发明者蒋尚焕, 金基锡, 李根雨, 朴成基 申请人:现代电子产业株式会社