专利名称：形成在半导体衬底上的精密高频电容器的制作方法
技术领域：
本发明涉及半导体技术，特别涉及在半导体衬底上形成高频电容器。
背景技术：
在通信技术中使用的频率不断提高。例如，在蜂窝通信中使用的频率范围为450MHz到3GHz，在卫星视频和数据传输中使用的频率范围是10GHz到18GHz。
这些应用需要精确的小的电容器。为此目的已经研制了多层陶瓷电容器，但是它们的精度和性能欠缺。薄膜电容器提高了精度和性能，但是其价格昂贵。
因此，需要一种精确的可以用合理的成本制造的精密高频电容器。
发明内容
按照本发明，在具有第一和第二主要表面的重掺杂的半导体衬底上形成一种精密高频电容器。所述电容器包括在衬底的第一主要表面上的介电层和在介电层上的主电极层。在衬底的第二主要表面上形成导电层。含有导电材料的通孔通过衬底延伸。第二电极层和所述通孔的开口相邻被形成在衬底的第一主要表面的上方。第二电极借助于在通孔中的导电材料和导电层电气相连。这样，当对电极施加电位差时，主电极层和衬底作为由介电层分开的电容器的“极板”。
在另一个实施例中，通孔被省略，并在衬底的第一主要表面的上方形成和第一电极层电气绝缘的第二电极层。在一种型式中，第二电极借助于介电层和衬底分开，在效果上产生一对串联连接的电容器，代表公共端的衬底位于所述串联电容器之间。在另一种型式中，第二电极与衬底电接触，形成单个电容器。每个电极层可以包括多个指状物，并使所述指状物交叉。介电层通常是氧化物，在指状物下方的介电层的厚度可以小于伸出有指状物的电极层的“掌”部分下方的介电层的厚度。
按照本发明的电容器和现有技术的电容器相比具有许多优点。它们可以制造成晶片级的，具有非常低的有效串联电阻(ESR)。在其整个操作范围内，它们可以在完全填满的容差(例如＜2％)下操作，并且可以在非常高的频率下工作(例如高达5GHz和更高)。例如，在1MHz下，它们可以具有比1000高得多的品质因数(Q)。
参照下面的附图可以更好地理解本发明，在所述附图中，相同的元件用相同的标号表示。所述附图没有按比例绘制。
图1A是按照本发明的含有通过衬底的通孔的电容器的截面图；图1B是按照本发明的电容器的Q随频率的变化曲线，所述Q即阻抗的虚部对阻抗的实部的比。
图2A-2J说明可以用于制造图1A的电容器的处理步骤；图3是按照本发明的在衬底的同一表面上含有两个电极的电容器的截面图；图4是具有在每个电极下形成的沟槽的电容器的截面图；图5是类似于图3的电容器的截面图，只是其中一个电极和衬底电气相连；图6是电容器的顶视图，其中电极具有相互交叉的指状物；图7是图6所示的电容器的截面图，表示在指状物下方的介电层较薄；图8是含有一对反向二极管的的ESD保护电容器的电路图；图9是按照本发明的ESD保护电容器的截面图；图10A和10B是表示图9所示的那种ESD保护电容器的模拟击穿特性的曲线；图11是表示ESD保护电容器的模拟的有效电容的曲线。
具体实施例方式
下面参照实施例说明本发明的原理，所述实施例只是说明性的。
图1A表示按照本发明的第一实施例的截面图。电容器10被形成在N+硅衬底102上。衬底102可以被掺杂到例如3到4×1019cm-3的浓度，并且可以具有大约2mΩ-cm到3mΩ-cm的电阻率。介电层104被形成在衬底102的前表面。介电层104由SiO2制成，其可以通过热生成或者通过化学蒸汽淀积(CVD)而被形成。此外，层104可以利用其它介电材料例如氮化物或氧化物和氮化物的组合制成。热生成的氧化物是可靠的和可再生的，并且可以承受高达4MV/cm的电场而不变劣。厚度大于0.1微米的热生成的氧化物的厚度的3σ可变性小于1.5％。
在介电层104的顶上是主电极106和第二电极108。电极106和108的结构可以是单层或多层的，并且可以通过掺杂多晶硅、难熔金属、难熔金属的硅化物、铝基合金、铜或上述材料的组合制成。如果它们由金属制成，电极106可以包括被一镀层覆盖的通过溅射或蒸发被淀积在衬底102上的由金属(例如Ta/Cu)制成的“种子层”或“阻挡层”。电极106和108可以由一个绝缘钝化层110覆盖。在钝化层110中形成开孔，焊球112和114位于开孔上，使得和电极106以及108可以形成电连接。
在第二电极108的下方，通过N+衬底102形成通路或通孔116。利用导电材料118例如铝或铜填充所述通孔116。导电材料118和被形成在衬底102的背面的导电层120接触。导电层120可以包括被一电镀的金属层覆盖的通过溅射或蒸发被淀积在衬底102上的金属种子层。
因而，电容器10包括由主电极106表示的第一“极板”，其和通孔焊球112接触；以及由N+衬底102表示的第二“极板”，其与通孔焊球114、第二电极108、导电材料118以及导电层120接触。所述“极板”被介电层104分开。
介电层104的厚度可以在50埃到2微米的范围内。介电层104越薄，电容值越大。在另一方面，介电层104越薄，电容器10被暴露于电场而不使介电层104破坏的最大电压越低。例如，如果介电层104是厚度为0.1微米的氧化物，则电容器10大约具有350pF/mm2的电容。
硅衬底102可以具有200微米或更小的厚度。把衬底102掺杂到1×1019cm-3的浓度可以把有效的串联电阻(ESR)保持在低的值，因而避免在衬底上形成损耗层。例如，被掺杂到2×1019cm-3的浓度的硅衬底的ESR只有2.4mΩmm2。
此外，希望电容器的Q因数在1MHz下大于1000。Q因数由下式确定Q=XcRs]]>其中Xc是在特定频率下的阻抗，Rs是在特定频率下电容器的串联电阻。
图1B是电容器10的Xc和Rc对频率的函数，如上所述，其中氧化物介电层104的厚度是0.1微米，N+硅衬底的掺杂浓度是2×1019cm-3。如图所示，电容器的Q因数直到大约2GHz的频率大于100，在100Mhz时大于1000。
虽然电容器10可以用若干种方法制造，图2A-2J示出了可以采用的一种方法的步骤。
如图2A所示，处理开始于N+硅衬底102。最好是，衬底102是在制造过程完成后可以和其它硅片分开的一个小片。衬底102可以包括或不包括外延层。
通过在衬底102的前表面(顶面)上热生成氧化物层(SiO2)形成介电层104。例如，通过在湿的环境下把衬底加热到1100℃，保持6分钟可以生成0.2微米厚的氧化物层。
参见图2B，在氧化物层104的整个表面上方溅射Ta/Cu的阻挡层202。层202的厚度例如可以是0.5-1.0微米。淀积抗蚀剂层204，并构图，如图2B所示，用于限定主电极的位置。
在Ta/Cu层202的暴露的部分上电镀铜层206，并除去抗蚀剂层204，剩下如图2C所示的结构。
然后，衬底102的正面用带或其它方式支撑，并从后面使衬底102变薄。衬底102可以通过研磨其背面而变薄。此外，也可以使用其它变薄技术例如湿刻和真空等离子刻蚀使衬底102变薄。另一种可能的方法是可以从Tru-Si Technologies，Inc.of Sunnyvale，Califonia得到的ADP(atmosphericdownstream plasma)等离子刻蚀系统。例如，初始厚度为625微米的衬底102可以被变薄而成为厚度为200微米的衬底。
在变薄处理完成之后，除去带或其它支撑。在衬底102的整个背面的上面淀积或蒸发Ta/Cu层208，并在Ta/Cu层208上电镀铜层210，从而得到图2D所示的结构。铜层210例如可以是2-3微米厚。
如图2E所示，在硅衬底102的前面淀积抗蚀剂层212。抗蚀剂层212被构图和刻蚀，使得形成开孔214。例如可以使用常规的湿刻处理。硅衬底102通过开孔214被刻蚀，从而形成通孔216，借以暴露阻挡层208的表面。如图2E所示，通孔216呈锥形，这是因为沿着斜面进行硅刻蚀的缘故。根据开孔214的形状，通孔216可以具有任何形状。
如图2F所示，然后除去抗蚀剂212，并所述结构的整个前侧面上喷涂Ta/Cu的种子层218。Ta/Cu层218的厚度例如可以是0.5-1.0微米。
如图2G所示，淀积抗蚀剂层并构图，使得在暴露的通孔216附近剩下Ta/Cu层218的部分。
如图2H所示，在Ta/Cu层218的暴露的部分上电镀铜层222，从而填满通孔216，并在衬底102的表面上溢出。
如图2I所示，除去刻蚀层220，并刻蚀Ta/Cu层218，把铜层222留在原处。
如图2J所示，利用丝网印刷在结构的表面上形成钝化层224并构图，具有暴露铜层206和222的部分的开孔。在暴露的铜层206和222部分上形成焊球226和228。最后得到的电容器如图1所示，可以使用倒装片法安装技术将其安装在印刷电路板或其它结构上。选择地，可以在所述结构的背面形成第二钝化层。
最好在一个晶片上和其它类似的电容器一道形成电容器10。如果这样，在制成这些电容器之后，可以通过沿着划线锯开晶片使含有电容器10的小片和晶片中的其它小片分开。
图3表示另一个实施例的截面图。电容器30实际上是一对串联连接的电容器。介电层302被形成在N+硅衬底102上。衬底102可以具有例如2×1019cm-3的掺杂浓度，层302可以是厚度为0.1微米的热生成的氧化物。一层金属层被淀积在介电层302上并利用一般的光刻处理被构图，从而形成第一电极304和第二电极306。钝化层308被淀积在所述结构的顶面。在钝化层308中形成开孔，按照上述形成焊球310和312。
虽然电容器30例如比图1的电容器10制造简单并且成本低，但其电容较低，并且其串联电阻较大。例如，每单位面积的有效电容比垂直结构的电容器小4倍之多。串联电阻按照器件的横向尺寸的平方而增加。
图4所示的电容器40的每单位面积的电容借助于在电极304和306下面形成沟槽406大大增加。介电层402伸入沟槽304和306，并顺着沟槽的壁设置，如有沟道栅极的MOSFET那样。沟槽304和306被充以导电材料404，例如多晶硅，其和电极304，306电连接。净的结果是增加了在电容器的“极板”和介电层之间的界面的有效面积。
图5表示和图3所示的电容器30类似的电容器50的截面图，只是电极504和N+衬底102电接触。电极502借助于具有确定的厚度的介电层506和衬底102分开。电容器50具有和图1所示的电容器10类似的每单位面积的电容值。不过，电极502和504的横向布置导致较大的有效串联电阻(ESR)，它是器件的横向尺寸的函数。
图6是电容器60的顶视图，其中第一电极602具有指状物602a-602c，它们和第二电极604的指状物604a-604d交叉排列。图7是沿图6的7-7取的截面图(注意图6和图7的比例不同)。在指状物交叉的有效区域606内，在衬底上方形成薄的介电层618。相对厚的介电层614使电极602的其余的“掌”部和N+衬底102分开，相对薄的介电层616使电极604的掌部和衬底102分开。
电容器60的电容由指状物的尺寸和数量确定。如图6所示，电极604可以通过介电层和N+衬底分开，从而形成一对电容器，或者可以和N+衬底直接接触(以和图5的电极504类似的方式)，从而形成一个电容器。在许多实施例中，指状物排列的间距p小于300微米。例如，其中电极604直接和衬底接触的，交叉指的间距是250微米的(指宽200微米，间距50微米)，以及薄的介电层618是0.1微米厚的氧化物层的电容器的电容是150pF/mm2，ESR是12mΩmm2。
在精密电容器中使用的薄的介电层使得这些器件非常容易受到静电放电(ESD)的破坏。例如，在装配过程期间，由于处理可能发生静电放电。一种用于保护免于静电放电的方法是和电容器并联连接一对反向连接的齐纳二极管D1，D2，如图8的电路图所示。当发生静电放电尖蜂电压时，一个二极管沿正向导通，另一个二极管在预定电压下被击穿而沿反向导通，从而提供围绕电容器的电流通路。电流在保护通路中流动时的电压等于一个二极管的反向击穿电压加上另一个二极管的正向导通电压(一般大约为0.5V)。(此处所用的术语“反向”指的是两个二极管的阳极彼此相对或者阴极彼此相对，使得在串联通路中流过的电流沿正向通过一个二极管，沿反向通过另一个二极管。)按照本发明的一个方面，保护二极管可以在衬底本身形成，如在图9的ESD保护电容器的结构所示。在衬底102内在电极106的下方形成N+区域902，P区域904和N+区域906。这些区域被这样形成，使得具有代表一个二极管的在N+区域902和P区域904之间的第一个PN结和代表另一个二极管的在P区域904和N+区域906之间的第二个PN结。区域902，904和906的掺杂浓度被这样设置，使得PN结在所需的电压下沿反向击穿。击穿电压取决于PN结的较低的掺杂侧的掺杂浓度和本领域熟知的其它因素。例如参见Sze，Physics of Semiconductor Devices.2 Ed.，JohnWiley&Sons(1981)，pp.99-108，列于此处作为参考。
延伸进入P区域904和N+衬底的第二N+区域906用于提供所述二极管对的对称的击穿特性。在一些实施例中，N+区域906可以省略。
为了维持电容器的高的RF性能，齐纳二极管的阻抗可以被设置为大于电容器的1000倍或更高的值。
用于在衬底中形成二极管的处理对本领域技术人员是熟知的。一种所述的处理如下1.首先，在衬底的顶面上形成厚度为25微米的N-型外延(epi)层。外延层的掺杂的浓度是1×1016cm16cm-3，远小于衬底底层部分的厚度。
2.在外延层上形成具有用于限定电容器所在的有效区域的开口的第一抗蚀剂掩模，并且通过开口在掩模中植入磷，剂量为8×1015cm-2，能量为80keV，从而把外延层的掺杂浓度设置为基本上和N+衬底的其它部分相同的值(1019cm-3)。然后，除去第一掩模。
3.在把磷通过第一掩模植入有效区域之后，在具有用于限定P区域904的位置的开口的衬底上形成另一个掩模。通过所述开口在掩模中植入硼，例如剂量为2×1013cm-2，能量为80keV，从而形成P区域904。
4.所述衬底在1150℃下退火30分钟，从而驱动磷和硼通过外延层植入。
5.按照上述方式热生成氧化物介电层104。
6.在生成氧化物层之后，在氧化物层上形成第三抗蚀剂掩模，并构图，从而产生限定N+区域902和906的开口。
7.通过第三抗蚀剂掩模中的开口部分地刻蚀氧化物层，从而使得不用通过厚的氧化物膜植入掺杂剂。
8.然后通过第三掩模中的开口和被弄薄的氧化物层植入磷，例如剂量为3×1015cm-2，能量为60keV，从而形成N+区域902和906。
9.除去第三抗蚀剂掩模，并通过氧化物层进行覆盖层硼的植入，从而形成掺杂有P阱(P-well)的表面。其中例如剂量为3×1012cm-2能量为60keV。通过在氧化环境中在950℃下退火30分钟使硼掺杂剂活化。
10.在要和N+区域902接触的区域上形成具有开口的第四抗蚀剂掩模并构图。通过开口蚀刻氧化物层，从而暴露N+区域902。然后除去第四掩模。
此后，继续上述的处理，形成电极106和108。
进行数字模拟，从而计算图9所示的ESD保护结构的性能。所述结构的尺寸如下p区域904的宽度W15微米N+区域902的宽度W23微米结构的长度100微米图10A表示具有相对于电极114正偏置的(“积累偏置”)电极106的结构的IV特性，图10B表示具有相对于电极114负偏置的(“损耗偏置”)的电极106的结构的IV特性。如图所示，二极管对沿每个方向在16-19V的范围内被击穿。图11表示组合电容器和ESD结构的有效电容在0.1-10GHz的频率范围内很好地保持0.15pF的衡值。
上述的本发明的实施例只用于说明本发明，而不用于限制本发明。显然，按照上述的说明，本领域技术人员，可以作出各种改变和改型。
权利要求
1.一种精密高频电容器，包括具有第一和第二主要表面的重掺杂的半导体衬底；在衬底的第一主要表面上形成的介电层；在介电层上形成的主电极层；在衬底的第二主要表面上形成的导电层；通过衬底延伸的通孔，所述通孔含有导电材料；形成在衬底的第一主要表面上面的第二电极层，所述第二电极借助于在通孔中的导电材料和导电层电气相连。
2.如权利要求1所述的电容器，其中半导体衬底的掺杂浓度是1×1019cm-3。
3.如权利要求1所述的电容器，其中所述半导体衬底的厚度小于200微米。
4.如权利要求1所述的电容器，其中介电层包含氧化物。
5.如权利要求1所述的电容器，其中介电层的厚度大于或等于0.005微米。
6.如权利要求1所述的电容器，还包括覆盖在第一电极、第二电极上面的钝化层，形成在第一电极的上方的钝化层中的第一开口，和形成在第二电极上方的钝化层中第二开口。
7.如权利要求6所述的电容器，还包括在第一开口中的第一金属球和在第二开口中的第二金属球，第一金属球和主电极层电气相连，第二金属球和第二电极层电气相连。
8.一种由权利要求1所述电容器构成的ESD保护电容器装置，包括一对反向连接的二极管，所述反向连接的二极管和所述电容器并联，并被形成在衬底内。
9.如权利要求8所述的ESD电容器装置，其中衬底掺杂有第一导电率型的材料，并且所述二极管对包括和主电极层电气相连的第一导电率型的第一区域；以及和第一区域相邻的并和第一区域形成第一PN结的第二导电率型的第二区域。
10.如权利要求9所述的ESD电容器装置，包括第一导电率型的第三区域，其和第二区域相邻，并和第二区域形成第二PN结。
11.一种精密高频电容器，包括具有第一和第二主要表面的重掺杂的半导体衬底；在衬底的第一主要表面上形成的第一介电层；在第一介电层部分上形成的并和衬底电绝缘的第一电极层；在衬底的第一主要表面上形成的第二介电层部分；以及在第二介电层部分上形成的第二电极层，所述第二电极层和衬底以及第一电极层电绝缘。
12.如权利要求11所述的电容器，其中半导体衬底的掺杂浓度是1×1019cm-3。
13.如权利要求11所述的电容器，其中介电层部分包含氧化物。
14.如权利要求11所述的电容器，其中介电层部分的厚度大于或等于0.005微米。
15.如权利要求11所述的电容器，还包括覆盖在第一电极、第二电极上面的钝化层，形成在第一电极的上方的钝化层中的第一开口，和形成在第二电极上方的钝化层中第二开口。
16.如权利要求15所述的电容器，还包括在第一开口中的第一金属球和在第二开口中的第二金属球，第一金属球和主电极层电气相连，第二金属球和第二电极层电气相连。
17.如权利要求11所述的电容器，包括在衬底中的在第一电极层部分下方的沟槽，第一电极层部分沿着沟槽的壁延伸，所述沟槽含有导电材料，所述导电材料和第一电极电接触。
18.如权利要求17所述的电容器，其中介电层部分包括氧化物。
19.如权利要求17所述的电容器，其中导电材料包括多晶硅。
20.如权利要求17所述的电容器，还包括覆盖在第一电极、第二电极上面的钝化层，形成在第一电极的上方的钝化层中的第一开口，和形成在第二电极上方的钝化层中第二开口。
21.如权利要求20所述的电容器，还包括在第一开口中的第一金属球和在第二开口中的第二金属球，第一金属球和主电极层电气相连，第二金属球和第二电极层电气相连。
22.如权利要求11所述的电容器，其中第一电极层包括第一组指状物，第二电极层包括第二组指状物，第一组指状物和第二组指状物相互交叉。
23.如权利要求22所述的电容器，其中第一组指状物从第一电极层部分的第一掌部分延伸，在第一组指状物下方的第一介电层部分的厚度小于在第一掌部分下方的第一介电层部分的厚度。
24.如权利要求23所述的电容器，其中第二组指状物从第二电极层部分的第二掌部分延伸，在第二组指状物下方的第二介电层部分的厚度小于在第二掌部分下方的第二介电层部分的厚度。
25.一种精密高频电容器，包括具有第一和第二主要表面的重掺杂的半导体衬底；在衬底的第一主要表面上形成的介电层；在介电层部分上形成的并和衬底电绝缘的第一电极层；以及在衬底的第一主要表面上形成的第二介电层，所述第二电极层和衬底电气相连。
26.如权利要求25所述的电容器，还包括覆盖在第一电极、第二电极上面的钝化层，形成在第一电极的上方的钝化层中的第一开口，和形成在第二电极上方的钝化层中第二开口。
27.如权利要求26所述的电容器，还包括在第一开口中的第一金属球和在第二开口中的第二金属球，第一金属球和主电极层电气相连，第二金属球和第二电极层电气相连。
28.如权利要求25所述的电容器，其中第一电极层包括第一组指状物，第二电极层包括第二组指状物，第一组指状物和第二组指状物相互交叉。
29.如权利要求28所述的电容器，其中第一组指状物从第一电极层部分的第一掌部分延伸，在第一组指状物下方的第一介电层部分的厚度小于在第一掌部分下方的第一介电层部分的厚度。
30.一种用于在具有第一和第二主要表面的半导体衬底中制造电容器的方法，包括在衬底的第一主要表面上形成介电层；在衬底的第二主要表面上形成导电层；通过衬底从第一主要表面到导电层切出一个通孔；在所述通孔中淀积导电材料；在衬底的第一表面上方形成电极层；以及对所述电极层构图，使得形成第一和第二部分，第一部分通过介电层和衬底绝缘，第二部分和通孔中的导电材料电气接触。
全文摘要
精密高频电容器包括形成在半导体衬底的前侧面上的介电层和形成在介电层上的第一电极。所述半导体衬底是重掺杂的,具有低的电阻率。在衬底的前侧面还形成和第一电极绝缘的第二电极。在一实施例中,第二电极通过填充有金属的通孔和衬底的背面上的一层导电材料相连。另一实施例中,通孔省略,且第二电极或和衬底电相连,或形成在介电层的顶上,从而形成一对串联连接的电容器。通过形成在衬底上的和电容器并联的一对反向二极管提供对电容器的ESD保护。为增加电容器的电容,保持低的有效串联电阻,每个电极有多个指状物,它们和另一电极的指状物交叉。电容器最好以晶片等级的处理和许多在晶片上的其它电容器同时制造,然后用常规切块技术将其分开。
文档编号H01G4/33GK1346138SQ01135579
公开日2002年4月24日 申请日期2001年9月14日 优先权日2000年9月14日
发明者海姆·戈德伯格, 西克·卢伊, 杰西克·科雷克, Y·默罕穆德·卡塞姆, 哈利安托·王, 杰克·范登霍伊维尔 申请人:维谢伊因特泰克诺洛吉公司