专利名称：具有轻掺杂源结构的凹槽dmos晶体管的制作方法
技术领域：
本发明总的来说涉及MOSFET晶体管，具体地说涉及具有凹槽结构的DMOS晶体管。
背景技术：
DMOS(双扩散MOS)晶体管是一类使用扩散形成晶体管区域的典型的MOSFET(金属半导体场效应管)。典型地，DMOS晶体管为用于电源集成电路提供高电压电路的功率管。当需要低的前向压降时，DMOS晶体管提供较高的每单元电流。
典型的分立DMOS电路包括并行制造的两个或多个单独的DMOS晶体管单元。单独DMOS晶体管单元共用一个公共的漏接触区(衬底)，而他们的源区全部用金属短接起来，它们的栅用多晶硅短接在一起。因此，尽管分立的DMOS电路是由更小的晶体管矩阵构成的，它表现出的行为却好像是一个单个大晶体管。对于分立的DMOS电路而言，最理想的是当由栅打开晶体管矩阵时，使每单元区域的导电性最大。
在被称作凹槽DMOS晶体管的一类特殊的DMOS晶体管中，沟道是垂直形成的，而栅则形成于源与漏之间延伸的凹槽内。沿薄氧化层排列(lined with)并以多晶填充的凹槽允许较小的电流流过，因此提供较小的特定开启电阻(on-resistance)。在U.S.Patent Nos.5,072,266，5,541,425，和5,866,931中公开了凹槽DMOS晶体管的例子。
常规DMOS电路中的单元密度被限制为大约100M/in2。这个密度对应于临近凹槽之间的大约2.0微米的距离。出现这种限制是因为DMOS晶体管的源区的水平尺寸必须足够大以允许n型载流子充分扩散。
因此，希望提供一种凹槽DMOS电路，其中，通过减少源区的水平尺寸来增加晶体管单元的密度。
发明内容
本发明提供了一种凹槽DMOS晶体管，其包括具有第一导电类型的衬底和位于衬底上的体区，体区具有第二导电类型。至少一个凹槽延伸至体区和衬底。将凹槽和导电电极排成一行的绝缘层被放在覆盖在绝缘层上的凹槽中。第一导电类型的源区位于临近凹槽的体区中。源区包括第一层和设置在第一层上的第二层。第一层具有相对低于第二层的掺杂浓度的第一导电类型的掺杂浓度。
根据本发明的一方面，至少源区的第一层的一部分延伸至到导电电极的表面下面。在一些情况下，基本上源区的所有第一层延伸至导电电极的表面之下。而且，在一些的这些情况下，基本上源区的所有第一层和基本上没有第二层延伸至导电电极的表面之下。
根据本发明的另一个方面，体区包括一接触区，其比覆盖在体区部分下的部分受到更重掺杂。接触区提供电接触到下面的体区。
根据本发明的另一个方面，第一层掺杂有磷，第二层掺杂有砷。
根据本发明的一个特定实施例，第一层掺杂浓度大约在5×1017和5×1018cm-3之间，而第二层掺杂浓度大约在4×1019和8.0×1019之间。
图1示出说明常规凹槽DMOS晶体管的各个单元的平面图；
图2示出图1中示出的、沿A-A’线的DMOS晶体管单元的示意截面图；图3示出根据本发明构造的凹槽DMOS晶体管的示意截面图；图4(a)-4(f)说明形成图3所示的凹槽DMOS晶体管的一系列工艺步骤。
具体实施例方式
图1示出单个常规的凹槽DMOS晶体管单元50的平面图。正如在图2中的截面所示，由相互相邻的两个DMOS晶体管20和22形成晶体管单元50。在本发明的这个特定实施例中，晶体管单元50在水平截面方向是矩形形状。晶体管20和22形成在n+衬底100上，在衬底100上生长轻型的n-掺杂外沿层104。对于形成在掺杂外延层104中的每一个晶体管，提供了具有相反导电性的体区116。体区116包括重掺杂接触区116a，接触区116a为覆盖在其上金属层提供了电接触到覆盖在其下面的体区。覆盖在大多数体区116部分(除了接触区116a之外)的n-掺杂外延层140作为源。每一个晶体管也包括形成在外沿层中的矩形凹槽124，矩形凹槽开口在结构的上表面中，并且限定了晶体管单元的周边。栅氧化层130沿着凹槽124的侧壁排列。用多晶硅填充凹槽124。漏极连接到半导体衬底100的背面，源极连接到两个源区140和体区116，并且栅极连接到填充凹槽124的多晶硅。
如上所述，图1和2中的MOSFET具有位于凹槽垂直方向中的栅。这种结构通常称为凹槽垂直DMOSFET。称作“垂直”是因为漏接触出现在衬底的背面或下面，并且因为从源到漏的沟道电流是近似垂直的。这使得与湾型的或者弯曲的电流路径相关的或者与寄生场效应结构相关的较高的阻抗最小。器件也是双扩散的(用前缀“D”表示)，因为源区被扩散到在具有相反导电性的早先扩散的体区的一部分上的外延材料中。这种结构利用凹槽侧面区域供栅进行电流控制，并且具有与它相关的基本上垂直的电流。如前所述，在要使穿过给定的横向硅区域的电流最大的场合，这种器件尤其适合于用作功率开关晶体管。
应当注意，晶体管单元50不需要具有矩形形装以用于基本的晶体管操作，通常可以具有任意的多边形状。然而，规则的矩形形状和规则的六边形形状是最便于布线的。此外，除了具有如图所示的封闭单元形状，晶体管单元可以具有开放的或条状几何形状。在前面提到的参考资料中提供了各种晶体管单元几何形状的例子。
如前所述，常规DMOS电路中的单元密度被限制为大约100M/in2。这种限制由于以下原因而出现。在制造期间，蚀刻填充凹槽的多晶硅124以优化它的厚度，并且暴露出在体区116的表面上延伸的栅氧化层130的部分。然而，由于难以精确地控制多晶硅淀积工艺和蚀刻工艺，难以获得在表面上厚度均匀的多晶硅层124。结果，如图2所示，填充凹槽的多晶硅层124的表面通常低于邻近的源区140的表面。然而，重要的是源区140垂直地与填充凹槽的多晶硅124重叠以确保从源到漏有连续的导电路径。也就是，源区140应当延伸到多晶硅124的表面之下。为了确保得到这样的重叠，源区140的深度必须更大，否则就是如果多晶硅层的表面和源区140的表面处于相同高度的情况。由于源区140的厚度必须增加，它们的水平尺寸也增加相应的数量。这种水平尺寸增加的出现是因为n型掺杂物在各个方向上扩散，因此，当掺杂物扩散到更深的深度时它们也在水平方向上扩散到更远。因此，源区140的水平方向尺寸限制了可以在单个衬底上制造的晶体管单元的密度。
根据本发明，通过提供由具有两种不同掺杂浓度的部分组成的源区可以减少源区的水平尺寸。图3示出了本发明的一个实施例，其包括淀积在重的n-掺杂衬底上的轻的n-掺杂外延层204。凹槽DMOS晶体管包括p-掺杂体区216，具有接触区216a，n-掺杂源区240，和沿栅氧化层230排列的填充凹槽224的多晶硅。漏极，源极和栅极由常规方式提供。
如图3所示，源区240由在其上形成重的n掺杂层243的轻的n掺杂层241组成。例如，在本发明的一个实施例中，轻的n掺杂层241掺杂的浓度大约是1×1018cm-3，而较重的n掺杂层243掺杂的浓度大约是5×1019cm-3。轻的n掺杂层241用作垂直地重叠填充凹槽的多晶硅224，使得沟道形成连续的导电路径，而重的n掺杂层243用作在其中发生扩散的原生层。由于相对于诸如图2中示出的常规凹槽DMOS晶体管中的源区厚度，在其中发生扩散的源区的有效厚度现在减少了，也可以将源区的水平尺寸减少相应的量。例如，已经证明本发明可以将邻近的凹槽之间的距离减少到大约1.3微米，这对应于单元密度大约是200M单元/in2。
开始，可以说本发明的凹槽DMOS晶体管的开启电阻大于常规的凹槽DMOS晶体管的开启电阻。然而，现在不是这样了，因为当给器件加电时，整个轻的n掺杂源层241工作在累加态。
可以根据任意的常规的工艺技术来制造图3示出的本发明的DMOS器件。尽管下面将介绍一种工艺，应当理解，本发明的制造不限于这种技术，这种技术仅仅是示例性的。
图4(a)-4(f)示出了一系列示例步骤，执行这些步骤以形成图2中说明的DMOS器件。在图4(a)中，在常规的N+掺杂衬底400上生长N-掺杂外延层404。对于30V的器件，通常外延层404是5.5微米的厚度。接下来，在注入和扩散步骤中形成P-体区416。由于P-体注入在衬底上是均匀的，不需要掩模。在40-60KeV、用大约5.5×1013cm3的剂量将硼注入P-体区。
在图4(b)中，通过用氧化层覆盖外延层404的表面来形成掩模层，然后，按照常规地暴露掩模层，并且蚀刻它以得到掩模部分420。掩模部分420被用于限定凹槽的位置。通过活性离子蚀刻到通常从1.5至2.5微米范围的深度，凹槽424被干蚀刻到掩模开口。
在图4(c)中，平滑每一个凹槽的侧壁。首先，可以使用干性化学蚀刻来从凹槽侧壁中除去薄的氧化层(通常大约为500-1000埃米)以消除由活性离子蚀刻工艺引起的损伤。接下来，在凹槽424和掩模部分420上生长牺牲的氧化硅层450。用缓冲氧化蚀刻或者HF蚀刻来除去牺牲的层450和掩模部分420，使得最后的凹槽侧壁尽可能的平滑。
如4(d)所示，随后在整个衬底上淀积栅氧化层430，使得它覆盖凹槽壁和P-体416的表面。通常，栅氧化层430具有500-800埃米的厚度。接下来，用多晶硅452填充凹槽424。在淀积之前，通常用氯化磷掺杂多晶硅，或者注入砷或者磷来减少它的电阻率，电阻率通常在20Ω/m的范围内。在本发明的一些实施例中，可以在两个步骤中淀积多晶硅。第一步，未掺杂磷的层被淀积以对齐凹槽的侧壁。未掺杂的多晶硅层后面是淀积掺杂多晶硅的层。通常，掺杂的多晶硅层的厚度大于未掺杂的多晶硅层的厚度。例如，掺杂的多晶硅层的厚度与未掺杂的多晶硅层的厚度的比率可以是7∶1，它们的总的厚度大约是8000埃米。有利的是，未掺杂的多晶硅层被用作缓冲层，以阻止掺杂物穿过栅氧化层并进入p-体。
在图4(e)中，蚀刻多晶硅层452以优化它的厚度，并且露出在P-体416上面延伸的栅氧化层430的部分。接下来，使用光刻胶掩模工艺来形成刻图的掩模层460。刻图的掩模层460限定了源区440。
然后，通过两个注入步骤和一个扩散步骤形成源区440。例如，可以200KeV、大约5×1017和1×1018cm-3之间的剂量来给源区注入磷。然后，以80KeV、大约4×1019和8.0×1019之间的剂量注入砷。在注入后，磷被扩散到大约为0.45微米的深度。由于它的小的扩散系数和小的注入能量，砷可以被扩散到大约0.15微米的深度。因此，最后的源区包括轻掺杂有磷的层，在该层上淀积有相对重的掺杂砷的层。最后，用常规方式除去掩模层460以形成图4(f)中说明的结构。
以常规方式、通过在所述结构上形成和刻图BPSG层以限定与源和栅电极相关的BPSG区域，完成了凹槽DMOS晶体管。同样，在所述衬底的底表面上形成漏接触区。最后，利用焊盘掩模来限定焊盘接触。
尽管说明和介绍了各种实施例，应当理解，在不背离本发明的精神和范围的情况下，对本发明的各种修改和变化被上面的教导所覆盖，并且落在权利要求书的范围内。例如，可以利用本发明的方法来形成凹槽DMOS，在凹槽DMOS中，各个半导体区域的导电性与在此介绍的相反。
权利要求
1.一种凹槽DMOS晶体管单元，其包括具有第一导电类型的衬底；位于所述衬底上的体区，所述体区具有第二导电类型；至少一个凹槽延伸至所述体区和衬底；对齐所述凹槽的绝缘层；覆盖在所述绝缘层上的导电电极；和在临近所述凹槽的体区中、具有第一导电类型的源区，所述源区包括第一层和设置在第一层上的第二层，相对于第二层的掺杂浓度，第一层具有较低的第一导电类型的掺杂浓度。
2.如权利要求1所述的凹槽DMOS晶体管单元，其中，所述源区的第一层的至少一部分延伸至所述导电电极的表面之下。
3.如权利要求1所述的凹槽DMOS晶体管单元，其中，基本上所述源区的所有第一层延伸至所述导电电极的表面之下。
4.如权利要求1所述的凹槽DMOS晶体管单元，其中，所述源区的第一层的至少一部分和基本上没有第二层延伸至所述导电电极的表面之下。
5.如权利要求1所述的凹槽DMOS晶体管单元，其中，所述体区包括比所述体区的下面部分掺杂更重的接触区，所述接触区提供电连接到所述下面的体区。
6.如权利要求1所述的凹槽DMOS晶体管单元，其中，第一层掺杂浓度大约在5×1017和5×1018cm-3之间，而第二层掺杂浓度大约在4×1019和8.0×1019之间。
7.如权利要求1所述的凹槽DMOS晶体管单元，其中，第一层掺杂有磷，而第二层掺杂有砷。
8.如权利要求6所述的凹槽DMOS晶体管单元，其中，第一层掺杂有磷，而第二层掺杂有砷。
9.如权利要求1所述的凹槽DMOS晶体管单元，进一步包括放置在与所述体区相反的衬底的表面上的漏极。
10.如权利要求1所述的凹槽DMOS晶体管单元，其中，所述绝缘层是氧化层。
11.如权利要求1所述的凹槽DMOS晶体管单元，其中，所述导电电极包括多晶硅。
12.如权利要求11所述的凹槽DMOS晶体管单元，其中，所述多晶硅包括掺杂材料。
13.如权利要求11所述的凹槽DMOS晶体管单元，其中，所述多晶硅包括未掺杂的多晶硅层和掺杂的多晶硅层。
14.一种包括形成在具有第一导电类型的衬底上的多个单独的凹槽DMOS晶体管单元的凹槽DMOS晶体管结构，每一个所述凹槽DMOS晶体管单元包括具有第一导电类型的衬底；位于所述衬底上的体区，所述体区具有第二导电类型；至少一个凹槽延伸至所述体区和衬底；对齐所述凹槽的绝缘层；在覆盖在所述绝缘层上的凹槽的导电电极；和在临近所述凹槽的体区中、具有第一导电类型的源区，所述源区包括第一层和设置在第一层上的第二层，相对于第二层的掺杂浓度，第一层具有较低的第一导电类型的掺杂浓度。
15.如权利要求14所述的凹槽DMOS晶体管结构，其中，所述源区的第一层的至少一部分延伸至所述导电电极的表面之下。
16.如权利要求14所述的凹槽DMOS晶体管结构，其中，基本上所述源区的所有第一层延伸至所述导电电极的表面之下。
17.如权利要求14所述的凹槽DMOS晶体管结构，其中，所述源区的第一层的至少一部分和基本上没有第二层延伸至所述导电电极的表面之下。
18.如权利要求14所述的凹槽DMOS晶体管结构，其中，所述体区包括比所述体区的下面部分掺杂更重的接触区，所述接触区提供电连接到所述下面的体区。
19.如权利要求14所述的凹槽DMOS晶体管结构，其中，第一层掺杂浓度大约在5×1017和5×1018cm-3之间，而第二层掺杂浓度大约在4×1019和8.0×1019之间。
20.如权利要求14所述的凹槽DMOS晶体管结构，其中，第一层掺杂有磷，而第二层掺杂有砷。
21.如权利要求19所述的凹槽DMOS晶体管结构，其中，第一层掺杂有磷，而第二层掺杂有砷。
22.如权利要求14所述的凹槽DMOS晶体管结构，进一步包括放置在与所述体区相反的衬底的表面上漏极。
23.如权利要求14所述的凹槽DMOS晶体管结构，所述绝缘层是氧化层。
24.如权利要求14所述的凹槽DMOS晶体管结构，其中，所述导电电极包括多晶硅。
25.如权利要求24所述的凹槽DMOS晶体管结构，其中，所述多晶硅包括掺杂材料。
26.如权利要求24所述的凹槽DMOS晶体管结构，其中，所述多晶硅包括未掺杂的多晶硅层和掺杂的多晶硅层。
27.如权利要求14所述的凹槽DMOS晶体管结构，其中，至少一个所述凹槽DMOS晶体管单元具有封闭的单元形状。
28.如权利要求14所述的凹槽DMOS晶体管结构，其中，至少一个所述凹槽DMOS晶体管单元具有开放的单元形状。
全文摘要
本发明提供了一种凹槽DMOS晶体管单元，其包括具有第一导电类型的衬底和位于衬底上的、具有第二导电类型的体区。至少一个凹槽延伸至体区和衬底。一个绝缘层对齐凹槽，和一个导电电极放在覆盖在所述绝缘层上的凹槽中。第一导电类型的源区位于临近凹槽的体区中。源区包括第一层和设置在第一层上的第二层。第一层具有相对低于第二层的掺杂浓度的第一导电类型的掺杂浓度。
文档编号H01L29/66GK1552101SQ01816385
公开日2004年12月1日 申请日期2001年9月19日 优先权日2000年9月28日
发明者石甫渊, 苏根政, 崔炎曼 申请人:通用半导体公司