专利名称：半导体器件的制作方法
技术领域：
本发明涉及利用了由一般式InxGayAl1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的氮化物半导体的异质结构的场效应晶体管(FET)。
背景技术：
因GaN(氮化镓)、AlGaN(氮化铝镓)、InGaN(氮化铟镓)或者InAlGaN(氮化铟铝镓)等含有氮化镓的半导体，具有很高的绝缘击穿电场强度、很高的热导率及很高的电子饱和漂移速度等，故它们作高频功率器件的材料是很有前途的。特别是在由成为上层的AlGaN膜和成为下层的GaN膜构成的异质结结构(以下称其为AlGaN/GaN异质结构)中，电子高浓度地积累在GaN膜靠近异质结界面之处，亦即形成了二维电子气体。
因该二维电子气体在空间上和被添加到AlGaN膜中的施主杂质是分离的，故它的电子迁移率很高。因此，若在场效应晶体管中使用AlGaN/GaN异质结构，就能减少源极电阻成分。
还有，因从形成在AlGaN/GaN异质结构上的栅电极到二维电子气体的距离d很短，一般在几十nm左右，故即使栅电极长度Lg变短，在100nm左右，也能使栅电极长度Lg和距离d之比Lg/d(纵横比)在5～10左右，很大。因此，AlGaN/GaN异质结构所具有的优良特征为利用它很容易制成短沟道效果小饱和特性又良好的场效应晶体管。
还有，在1×105V/cm左右的的高电场区，AlGaN/GaN异质结构中的二维电子气体的电子速度是现在普遍作高频晶体管材料用的AlGaAs/InGaAs异质构造等的2倍以上，故人们期待着它能被用到高频功率器件上。
然而，利用了AlGaN/GaN异质结构或者GaN的场效应晶体管的问题之一为在某些栅极电压或者漏极电压的施加方法下，晶体管的操作会变得不稳定。具体报导了如下现象当使漏极电压升高时，漏极电流会由于热原因以外的其它原因而减小；当使被作为栅极电压施加的信号的大小或者信号的频率升高时，漏极电流也逐渐地减小。
一般认为该漏极电流减小的原因如下。
(1)因AlGaN/GaN异质结构中的AlGaN膜的结晶质量不好，该AlGaN中就存在由于大量的缺陷而引起的深能级(enegry level)，而且该深能级起电子捕获中心(electron traps)的作用。
(2)因GaN膜及AlGaN膜的表面都存在许多缺陷，故由于该缺陷而引起的深能级对捕获电子和放出电子起积极作用。
减少漏极电流之减小的方法之一，为在AlGaN/GaN异质结构上，即在AlGaN膜上形成高浓度地掺杂了n型杂质的GaN膜作盖(cap)层。
图4(a)是已往的使用了拥有盖层的AlGaN/GaN异质结构的半导体器件，具体而言即场效应晶体管的剖面图。
如图4(a)所示，在由蓝宝石或者碳化硅(SiC)制成的衬底11上，依次形成了由GaN膜制成的缓冲层13及由n型AlGaN膜制成的电子供给层14，其间隔着AlN(氮化铝)膜12。电子供给层14的上面被由n型GaN膜制成的盖层15盖住。再就是，在对应于设在盖层15的某一区域的凹部的电子供给层14上形成了栅电极16，而且还在盖层15上栅电极16的两侧形成了源电极17和漏电极18。
在已往的半导体器件中，因在缓冲层13中缓冲层13和电子供给层14的界面附近形成了高浓度的二维电子气体19，故可通过调节加在栅电极16上的电压的大小控制二维电子气体19的浓度，以实现作为FET的操作。亦即缓冲层13的上部起沟道层的作用。
根据已往的半导体器件，因可由盖层15保护电子供给层14的表面，故可抑制由于电子供给层14表面的缺陷而形成深能级。结果是，可抑制由于在电子供给层14表面进行的电子捕获和放出而引起的电势能(以下，仅称其为电势)的变动。此时，可通过在成为盖层15的GaN膜内添加n型杂质来增大从电子供给层14的表面到二维电子气体19的距离，借此来降低电子供给层14表面的电势变动对沟道层的电势造成的影响。
发明内容
要解决的课题然而，已往的半导体器件存在着以下两个问题。一是没能充分地防止漏极电流的减少。二是成为欧姆电极的源电极17和漏电极18的接触电阻增大。
本发明就是为解决上述问题而研究出来的。其目的在于确实防止在使用了含有GaN的半导体的异质结构的FET中，漏极电流的减少而使FET之操作稳定，并减小欧姆电极的接触电阻。
解决方案为达成上述目的，本案发明人对已往的半导体器件中所存在的问题进行了探讨。即第1个问题没能充分地防止漏极电流的减少。第2个问题欧姆电极的接触电阻增大。
如上所述，为降低含有GaN的半导体的异质构造表面的陷阱对FET操作造成的影响，加大从异质结构表面到二维电子气体的形成区即FET的沟道层的距离是很有效的。也就是说，通过加大这个距离，可降低由于在异质构造表面进行的电子捕获和放出而引起的表面电势的变动对沟道层的电势造成的影响。只不过是，在采用AlGaN/GaN异质结构即用AlGaN膜作电子供给层的情况下，因AlGaN的晶格常数和GaN膜的晶格常数不同，故为得到上述效果而不能使AlGaN膜自身变厚。
因此，已往的半导体器件是通过在由AlGaN膜制成的电子供给层14上形成由n型GaN膜制成的盖层15获得上述效果的。
本案发明人对第1个问题进行了研究，找到了产生第1个问题的原因。即在已往的半导体器件中，因成为盖层15的GaN膜的自发极化的大小和成为电子供给层14的AlGaN膜的自发和压电极化(spontaneous andpiezoelectric polarization)的大小不同，电子在FET的沟道层的浓度就下降。因此就不能充分地防止漏极电流的减少。
本案发明人对第2个问题进行了研究，找到了产生第2个问题的原因。即在已往的半导体器件中，因利用了一般的其表面为III族原子的c面的异质结构作AlGaN/GaN异质结构，故就在盖层15和电子供给层14的界面形成了由于上述GaN膜和AlGaN膜的极化的大小的不同而造成的电势山。因此，欧姆电极的接触电阻就增大了。
图4(b)示意地示出了电子的电势能沿图4(a)中的A-A’线的变化情况。
如图4(b)所示，因在盖层15(n型GaN膜)和电子供给层14(n型AlGaN膜)的接合处产生了电势山，故在在盖层15上形成源电极17及漏电极18时，源电极17和漏电极18中实质上起欧姆电极之作用的那一部分的实效接触电阻就会增大。
本发明是在以上见解的基础上而做出的。具体而言，本发明所涉及的第1种半导体器件，包括形成在衬底上的GaN膜、形成在GaN膜上的AlGaN膜、形成在AlGaN膜上的栅电极、形成在AlGaN膜上栅电极两侧的源电极和漏电极。在源电极和AlGaN膜之间、漏电极和AlGaN膜之间分别形成了n型InxGayAl1-x-yN膜(0＜x＜1，0≤y＜1，0＜x+y＜1)。
根据该第1种半导体器件，在AlGaN/GaN异质结构上即AlGaN膜上形成了源电极和漏电极(以下有时也称其为源漏电极)，其间隔着InGaAlN膜(也可为InAlN膜)。因此时在InGaAlN膜中掺杂了n型杂质，故可将异质结构的表面保护起来。也就可抑制由于该表面的缺陷而产生深能级的效果，结果可抑制由于在该表面进行的电子捕捉和放出而引起的电势的变动。再就是，通过加厚InGaAlN膜的厚度，而让从异质结构的表面到异质结构中形成了二维电子气体的沟道层的距离增大了。这样，就能够降低异质结构表面的电势变动对沟道层的电势造成的影响，因此确能防止漏极电流的减少而让FET的操作很稳定，还能让FET高输出化。
还有，根据第1种半导体器件，因用InGaAlN膜代替已往的GaN膜作异质结构之上的盖层，故可降低AlGaN膜和盖层间的极化的大小的不同。这样就可抑制在AlGaN膜和盖层的界面形成电势山。因此，即使在在盖层上形成成为欧姆电极的源漏电极的情况下，也能减小欧姆电极的接触电阻。因此，不仅可使FET的特性提高，还可使FET高效率化。
在第1种半导体器件中，最好设定InxGayAl1-x-yN膜的组成，做到InxGayAl1-x-yN膜的晶格常数和GaN膜的晶格常数大致匹配，且在InxGayAl1-x-yN膜内产生的极化的大小和在AlGaN膜内产生的极化的大小相等或者比在AlGaN膜内产生的极化的大小大。
因这样做可加厚成为盖层的InGaAlN膜，故可进一步增大从异质结构的表面到沟道层的距离，也就确能降低异质结构表面的电势变动对沟道层的电势造成的影响了。再就是，因在从AlGaN膜到盖层之间，电势的斜度大致一定或者形成了电势谷，故确能使形成在盖层上的欧姆电极的接触电阻减小。
在第1种半导体器件中，可在GaN膜和AlGaN膜之间形成InGaN膜或者InGaN膜和其它GaN膜的叠层膜作沟道层。
本发明所涉及的第2种半导体器件，包括形成在衬底上的GaN膜、形成在GaN膜上的n型InxGayAl1-x-yN膜(0＜x＜1，0≤y＜1，0＜x+y＜1)、形成在InxGayAl1-x-yN膜上的栅电极、以及形成在InxGayAl1-x-yN膜上栅电极两侧的源电极和漏电极。
根据第2种半导体器件，在GaN膜和n型InGaAlN膜(也可为InAlN膜)所构成的异质结构上形成了源漏电极。这样，就可通过加厚InGaAlN膜来增大从异质结构的表面到异质结构中形成了二维电子气体的沟道层的距离。于是，就可降低异质结构表面的电势变动对沟道层的电势造成的影响，故确能防止漏极电流的减少而让FET的操作很稳定，还能使FET高输出化。
还有，根据第2种半导体器件，将InGaAlN膜加厚了以后，就不用在异质结构上形成盖层了。这样就不会象在例如在AlGaN/GaN异质结构上形成已往的GaN膜作盖层那样，由于半导体层间的极化大小的不同而在异质结构和盖层的界面形成电势山了。因此，在在InGaAlN膜上形成成为欧姆电极的源漏电极的情况下，也可减小欧姆电极的接触电阻。故可使FET的操作很稳定，还能使FET高效率化。
在第2种半导体器件中，最好设定n型InxGayAl1-x-yN膜的组成，做到InxGayAl1-x-yN膜的晶格常数和GaN膜的晶格常数大致匹配。
因这样做确能加厚InGaAlN膜，也就确能降低异质结构表面的电势变动对沟道层的电势造成的影响了。
在第2半导体器件中，可在GaN膜和InxGayAl1-x-yN膜之间形成InGaN膜或者InGaN膜和其它GaN膜的叠层膜作沟道层。
附图的简单说明
图1(a)为本发明的第一个实施例所涉及的半导体器件的剖面图，图1(b)示出了电子的电势能沿图1(a)中的X-X’线的变化情况。
图2示出了本发明的第一个实施例所涉及的半导体器件的电压电流特性。
图3为本发明的第二个实施例所涉及的半导体器件的剖面图。
图4(a)为已往的半导体器件的剖面图。图4(b)示出了电子的电势能沿图4(a)中的A-A’线的变化情况。
符号的说明101衬底，102 AlN层，103缓冲层，104电子供给层，105盖层，106栅电极，107源电极，108漏电极，109二维电子气体，201衬底，202 AlN层，203缓冲层，204电子供给层，205栅电极，206源电极，207漏电极，208二维电子气体。
发明的实施形态(第一个实施例)下面，参考附图，对本发明的第一个实施例所涉及的半导体器件进行说明。
图1(a)为第一个实施例所涉及的半导体器件，具体而言即场效应晶体管(FET)的剖面图。
如图1(a)所示，在由蓝宝石或者SiC制成的衬底101上，依次形成由膜厚约2000nm的GaN膜制成的缓冲层103及由膜厚约20nm的n型AlGaN膜制成的电子供给层104，其间隔着膜厚约100nm的AlN膜102。成为电子供给层104的AlGaN膜中AlN的组成比p在0.15～0.5左右(换句话说，AlGaN膜中GaN的组成比在0.5～0.85左右)，且该AlGaN膜中添加了例如浓度2～4×1018/cm3左右的Si等n型杂质。电子供给层104的上面由被添加了Si等n型杂质膜厚约100nm的InGaAlN膜制成的盖层105盖住。再就是，在设在盖层105中规定区域上的凹部及其上部，形成了能够和电子供给层104相连的栅电极106，同时在盖层105上栅电极106的两侧形成了源电极107和漏电极108。
需提一下，在第一个实施例中，用使用了氯气的低能干蚀刻装置蚀刻盖层105而形成了成为栅电极形成区的凹部，做到了FET的栅极长度约为1μm。在包括该凹部的盖层105上形成了镍膜和金膜的叠层膜后，再利用剥离法(lift off method)形成了由该叠层膜制成的栅电极106。
还有，在第一个实施例中，因在缓冲层103中缓冲层103和电子供给层104的界面附近形成了高浓度的二维电子气体109，故可通过调节加在栅电极106上的电压的大小控制二维电子气体109的浓度，而实现作为FET的操作。换句话说，缓冲层103的上部起沟道层之作用。
下面，说明对成为盖层105的InGaAlN膜的组成提出的一些条件。
第1个条件为为加厚InGaAlN膜的膜厚，要使InGaAlN膜的c面的晶格常数和成为缓冲层103的GaN膜的晶格常数大致匹配。为此，着眼于In0.18Al0.82N膜的晶格常数和GaN膜的晶格常数大致匹配这一事实，而使用由In0.18Al0.82N和GaN的混晶制成的膜，即(In0.18Al0.82)qGa1-qN膜(0＜q＜1)。因此时InGaAlN膜的电子亲和力比GaN膜的电子亲和力小，故电子积累在沟道层一侧。
第2个条件是为在成为盖层105的InGaAlN膜和成为电子供给层104的AlGaN膜的界面不产生很大的电势山，具体而言，即为使从InGaAlN膜到AlGaN膜之间，电势的斜度大致一定，或者形成了电势谷，而让在InGaAlN膜内产生的极化的大小和在AlGaN膜内所产生的极化的大小相等或比在AlGaN膜内产生的极化的大小大。为此，就必须对满足第1个条件的(In0.18Al0.82)qGa1-qN膜中的q的值施加一定的限制。此时，q的值的下限依成为电子供给层104的AlGaN膜中AlN的组成比p的值而定。根据AlGaN膜中经常使用的AlN的组成比p的值算出q的值的下限时，求得当p为0.1时，q的下限约为0.16；而当p为0.3时，q的下限则约为0.47。换句话说，可认为q的值的下限约为成为电子供给层104的AlGaN膜中AlN的组成比p的1.5倍。
具体而言，在在第一个实施例中试制的FET中，用膜厚20nm的AlGaN膜作电子供给层104，并使该AlGaN膜中AlN的组成比p为0.2，使该AlGaN膜中Si的掺杂量为4×1018/cm3。再就是，为满足上述第1个条件和第2个条件，用膜厚100nm的(In0.18Al0.82)qGa1-qN膜作盖层105，并使该(In0.18Al0.82)qGa1-qN膜中q的值为p的1.5倍，即0.3，使该(In0.18Al0.82)qGa1-qN膜中Si的掺杂量为2×1018/cm3。这时所预测的电子的电势能沿图1(a)中的X-X’线的变化情况示于图1(b)中。如图1(b)所示，可做出这样的预测即不会在盖层105(n型InGaAlN膜)和电子供给层104(n型AlGaN膜)间形成很大的电势山。
图2示出了第一个实施例所涉及的半导体器件，即在AlGaN/GaN异质结构之上拥有InGaAlN膜作盖层的FET的电压电流特性(实线)。另外，图2中还示出了图4(a)所示的已往例中的半导体器件，即在AlGaN/GaN异质结构之上拥有GaN膜作盖层的FET的电压电流特性(虚线)。该图中，横轴表示漏极电压值，纵轴表示单位栅极宽度的漏极电流值。
如图2所示，当栅极电压值Vg为0V时，用InGaAlN膜作盖层的第一个实施例中的漏极电流在800mA/mm左右，而用GaN膜作盖层的已往例中的漏极电流在500mA/mm左右。换句话说，和已往例相比，第一个实施例中的漏极电流增大了30％以上。
还有，如图2所示，在第一个实施例中，当漏极电压很低时，漏极电流也较好地升起。而在已往例中，当漏极电压很低时，漏极电流的升起不好，而且漏极电流也不直线上升。若定义例如在栅极电压值Vg为0且漏极电流饱和时的漏极电压为拐点电压，那么，如图2所示，在第一个实施例中拐点电压为4V左右，而在已往例中拐点电压在6V以上。换句话说，在第一个实施例中，不仅看不到已往例那样的源漏电极的接触电阻的增大即由于欧姆电极的恶化而引起的电压电流特性的非直线性，而且和已往例相比，拐点电压改善了2V以上。这和在第一个实施例中在源漏电极和沟道层之间(详细而言为盖层和电子供给层之间)没形成电势山，而在已往例中却在源漏电极和沟道层之间形成了电势山是相对应的。
如上所述，根据第一个实施例，在AlGaN/GaN异质结构上，即在成为电子供给层104的AlGaN膜上形成了源电极107和漏电极108，其间隔着成为盖层105的InGaAlN膜。因这里在InGaAlN膜中掺杂了n型杂质，故能够保护好异质结构的表面。这样，由于该表面的缺陷而产生深能级的效果就得到了抑制，由于在该表面进行的电子捕捉和放出而引起的电势的变动也随之得到了抑制。再就是，通过加厚作盖层105的InGaAlN膜，就能增大从异质结构的表面到异质结构中形成了二维电子气体109的沟道层的距离。结果是，因可降低异质结构表面的电势变动对沟道层的电势造成的影响，故确能防止漏极电流的减少而让FET的操作很稳定，还能让FET高输出化。
还有，按第一个实施例，因用InGaAlN膜代替已往的GaN膜作异质结构之上的盖层105，故可减小成为电子供给层104的AlGaN膜和盖层105间的极化大小的不同。这样就可抑制在AlGaN膜和盖层105的界面形成电势山，故即使在在盖层105上形成成为欧姆电极的源电极107和漏电极108的情况下，也能使欧姆电极的接触电阻减小。因此，既可提高FET的特性，又可使FET高效率化。
还有，按第一个实施例，设定成为盖层105的InGaAlN膜的组成，做到了InGaAlN膜的晶格常数和成为缓冲层103的GaN膜的晶格常数大致匹配。因这样可加厚InGaAlN膜，故从异质结构的表面到沟道层的距离增大，而确能降低异质结构表面的电势变动对沟道层的电势造成的影响。
还有，按第一个实施例，设定成为盖层105的InGaAlN膜的组成，做到了在InGaAlN膜内产生的极化的大小和在成为电子供给层104的AlGaN膜内产生的极化的大小相等或者比在AlGaN膜内产生的极化的大小大。因这样在从AlGaN膜到盖层105之间电势的斜度大致一定，或者形成了电势谷，故确能使形成在盖层105上的欧姆电极的接触电阻减小。
还有，在第一个实施例中，当用(In0.18Al0.82)qGa1-qN膜作盖层105时，将q的值设定为成为电子供给层104的AlGaN膜中AlN的组成比p的1.5倍，这是一个对q的值的理想的限制。实际上可采用更小的值作q的值。换句话说，当q＝0时，盖层105就成为已往的GaN膜，如上所述，会在源漏电极和沟道层之间形成很大的电势山。而和q＝0时相比，在用例如大约和p一样大的值作q的值的情况下，可收到使电势山的高度非常低，进而使欧姆电极的接触电阻减小的效果。
还有，在第一个实施例中，在由GaN膜制成的缓冲层103上形成了由AlGaN膜制成的电子供给层104，不仅如此，也可代替它，在缓冲层103和电子供给层104之间形成InGaN薄膜或者InGaN薄膜和GaN薄膜的叠层膜作沟道层。
还有，在第一个实施例中，使用了蓝宝石衬底或者SiC衬底作衬底101，不仅如此，将来也可用GaN衬底作衬底101。
还有，在第一个实施例中，用InGaAlN膜作了盖层105，不仅如此，还可用由一般式InxGayAl1-x-yN(0＜x＜1，0≤y＜1，0＜x+y＜1)表示的氮化物半导体膜作盖层105。也就是说，例如用InAlN膜代替InGaAlN膜作盖层105。
(第二个实施例)下面，参考附图，对本发明的第二个实施例所涉及的半导体器件进行说明。
图3为第二个实施例所涉及的半导体器件，具体而言即为场效应晶体管(FET)的剖面图。
如图3所示，在由蓝宝石或者SiC制成的衬底201上，依次形成由膜厚约2000nm的GaN膜制成的缓冲层203及由膜厚约100nm的n型InGaAlN膜制成的电子供给层204，其间隔着膜厚约100nm的AlN膜202。再就是，在设在电子供给层204中规定区域上深约80nm的凹部及其上部形成了栅电极205，同时在电子供给层204上栅电极205的两侧形成了源电极206及漏电极207。
需提一下，在第二个实施例中，选择性地干蚀刻电子供给层204来形成成为栅电极形成区的凹部。
还有，在第二个实施例中，因在缓冲层203中缓冲层203和电子供给层204的界面附近形成了高浓度的二维电子气体208，故可通过调节加在栅电极205上的电压控制二维电子气体208的浓度，而实现作为FET的操作。换句话说，缓冲层203的上部起沟道层之作用。
第二个实施例和第一个实施例(参考图1(a))的不同之处如下。即在第一个实施例中，在GaN膜(缓冲层103)上形成了InGaAlN膜(盖层105)，其间隔着AlGaN膜(电子供给层104)。与此相对，在第二个实施例中，是直接在GaN膜(缓冲层203)上形成InGaAlN膜(电子供给层204)的。还有，在第二个实施例中没形成盖层。
下面，说明对成为电子供给层204的InGaAlN膜的组成提出的一些条件。
第1个条件为为能在GaN膜上直接形成InGaAlN并能加厚InGaAlN膜的膜厚，要使InGaAlN膜的c面的晶格常数和成为缓冲层203的GaN膜的晶格常数大致匹配。这时，最好使FET的成为沟道层的GaN膜和InGaAlN膜间的电子亲和力(GaN膜的电子亲和力比InGaAlN膜的大)之差，等于或者大于在GaN膜上形成AlGaN膜时GaN膜和AlGaN膜间的电子亲和力(GaN膜的电子亲和力比AlGaN膜的大)之差。
第2个条件是为让成为电子供给层204的InGaAlN膜的功能和第一个实施例中的电子供给层104的功能一样，就或让在InGaAlN膜内产生的极化的大小和在AlGaN膜内产生的极化的大小相等或让它比在AlGaN膜内产生的极化的大小大。
为满足上述第1个条件和第2个条件，如在第一个实施例中所述的那样，用(In0.18Al0.82)qGa1-qN膜(0＜q＜1)作InGaAlN膜，同时根据第一个实施例中成为电子供给层104的AlGaN膜中AlN的组成比p按q≥1.5p这个关系来选择q就可以了。
具体而言，在在第二个实施例中试制的FET中，用膜厚100nm的In0.054Ga0.7Al0.246N膜(相当于让(In0.18Al0.82)qGa1-qN膜中的q＝0.3)作电子供给层204，并同时使该In0.054Ga0.7Al0.246N膜中Si的掺杂量为4×1018/cm3。此时，第二个实施例所涉及的半导体器件即拥有InGaAlN/GaN异质结构的FET的电压电流特性，和图2中实线所示的第一个实施例中的半导体器件即在AlGaN/GaN异质结构之上拥有InGaAlN膜作盖层的FET的电压电流特性相同。换句话说，和已往例相比，在第二个实施例中漏极电流大幅度地增大。再就是，在第二个实施例中，看不到已往例那样的由于欧姆电极的恶化而引起的电压电流特性的非直线性，而且和已往例相比，拐点电压也大幅度地改善了。
如上所述，按第二个实施例，在由成为缓冲层203的GaN膜和成为电子供给层204的n型InGaAlN膜构成的异质结构之上形成了源电极206和漏电极207。这样就可通过加厚InGaAlN膜，增大从异质结构的表面到异质结构中形成了二维电子气体208的沟道层的距离。结果是，因可降低异质结构表面的电势变动对沟道层的电势造成的影响，故确能防止漏极电流的减少而让FET的操作很稳定，还能让FET高输出化。
还有，按第二个实施例，通过使InGaAlN膜形成得很厚，就没有必要在异质结构上形成盖层了。这样，就不会象例如在AlGaN/GaN异质结构上形成已往的GaN膜作盖层时那样，由于半导体层间的极化的大小之差而在异质结构和盖层的界面形成电势山。因此，就是在由InGaAlN膜制成的电子供给层204上形成成为欧姆电极的源电极206或者漏电极207的情况下，也能使欧姆电极的接触电阻减小。因此，既可提高FET的特性，又可使FET高效率化。
还有，按第二个实施例，设定成为电子供给层204的InGaAlN膜的组成，做到了InGaAlN膜的晶格常数和成为缓冲层203的GaN膜的晶格常数大致匹配。因这样确可加厚InGaAlN膜，也就确能降低异质结构表面的电势变动对沟道层的电势造成的影响。
在第二个实施例中，在用(In0.18Al0.82)qGa1-qN膜作电子供给层204时，将q的值设定为第一个实施例中的成为电子供给层104的AlGaN膜中AlN的组成比p的1.5倍，这是一个对q的值的理想的限制。实际上可采用更小的值作q的值。
还有，在第二个实施例中，在由GaN膜制成的缓冲层203上形成了由InGaAlN膜制成的电子供给层204，不仅如此，也可代替它，在缓冲层203和电子供给层204之间形成InGaN薄膜或者InGaN薄膜和GaN薄膜的叠层膜作沟道层。
还有，在第二个实施例中，使用了蓝宝石衬底或者SiC衬底作衬底201，不仅如此，将来也可用GaN衬底作衬底201。
还有，在第二个实施例中，用InGaAlN膜作了电子供给层204，不仅如此，还可用由一般式InxGayAl1-x-yN(0＜x＜1，0≤y＜1，0＜x+y＜1)表示的氮化物半导体膜作电子供给层204。也就是说，例如用InAlN膜代替InGaAlN膜作电子供给层204。
按本发明所涉及的第1种半导体器件，因隔着由n型InGaAlN膜制成的盖层，在AlGaN/GaN异质结构上形成了源漏电极，故能降低异质结构表面的电势变动对沟道层的电势造成的影响。因此也就确能防止漏极电流的减少而使FET之操作稳定，还能使FET高输出化。再就是，和用已往的GaN膜作盖层的情况相比，在AlGaN膜和盖层的界面形成电势山这一现象得到了抑制，故能够降低盖层上的源漏电极即欧姆电极的接触电阻，也就不仅可使FET的特性提高，还可使FET高效率化。
按本发明所涉及的第2种半导体器件，因在由GaN膜和n型InGaAlN膜构成的异质结构上形成了源漏电极，故可通过使InGaAlN膜形成得很厚来降低异质结构表面的电势变动对沟道层的电势造成的影响。故既确能防止漏极电流的减少而使FET的操作稳定，又能使FET高输出化。再就是，通过使InGaAlN膜形成得很厚，就没有必要在异质结构形成盖层了。换句话说，因不会在异质结构和盖层的界面形成电势山，故可使InGaAlN膜上的源漏电极即欧姆电极的接触电阻下降，也就不仅可提高FET的特性，还可使FET高效率化。
权利要求
1.一种半导体器件，包括形成在衬底上的GaN膜、形成在上述GaN膜上的AlGaN膜、形成在上述AlGaN膜上的栅电极、形成在上述AlGaN膜上上述栅电极两侧的源电极和漏电极，其中在上述源电极和上述AlGaN膜之间、上述漏电极和上述AlGaN膜之间分别形成了n型InxGayAl1-x-yN膜(0＜x＜1，0≤y＜1，0＜x+y＜1)。
2.根据权利要求第1项所述的半导体器件，其中设定上述n型InxGayAl1-x-yN膜的组成，既保证上述InxGayAl1-x-yN膜的晶格常数和上述GaN膜的晶格常数大致匹配，又保证在上述InxGayAl1-x-yN膜内产生的极化的大小和在上述AlGaN膜内产生的极化大小相等，或者比在上述AlGaN膜内产生的极化的大小大。
3.根据权利要求第1项所述的半导体器件，其中在上述GaN膜和上述AlGaN膜之间，形成InGaN膜或者InGaN膜和其它GaN膜的叠层膜。
4.一种半导体器件，其中包括形成在衬底上的GaN膜、形成在上述GaN膜上的n型InxGayAl1-x-yN膜(0＜x＜1，0≤y＜1，0＜x+y＜1)、形成在上述InxGayAl1-x-yN膜上的栅电极以及形成在上述InxGayAl1-x-yN膜上上述栅电极两侧的源电极和漏电极。
5.根据权利要求第4项所述的半导体器件，其中设定上述InxGayAl1-x-yN膜的组成，保证上述InxGayAl1-x-yN膜的晶格常数和上述GaN膜的晶格常数大致匹配。
6.根据权利要求第4项所述的半导体器件，其中在上述GaN膜和上述InxGayAl1-x-yN膜之间，形成了InGaN膜或者InGaN膜与其它GaN膜的叠层膜。
全文摘要
确实防止在利用了含有GaN的半导体的异质结构的FET中,漏极电流的减少而使FET的操作很稳定,并减小欧姆电极的接触电阻。在衬底101上,依次形成由GaN膜制成的缓冲层103及由AlGaN膜制成的电子供给层104。电子供给层104的上面被由n型InGaAlN膜制成的盖层105盖住。在盖层105中规定区域上的凹部及其上部,形成了和电子供给层104相连的栅电极106,同时在盖层105上栅电极106的两侧形成了源电极107及漏电极108。
文档编号H01L29/812GK1377092SQ0210704
公开日2002年10月30日 申请日期2002年3月11日 优先权日2001年3月27日
发明者井上薰, 池田义人, 正户宏幸 申请人:松下电器产业株式会社