专利名称：黏合式晶圆结构的制作方法
技术领域：
本发明是有关于一种黏合式晶圆(Bonded Wafer)结构，特别是有关于一种组件层的信道(Channel)沿着<100>晶格方向且底材的晶格方向则与组件层的晶格方向成45度角的黏合式晶圆结构。
氧植入隔离(Separation By Implanted Oxygen；SIMOX)为可达成上述SOI的其中一种制程。此制程的目的主要是利用氧离子对晶圆进行深植入，以便在晶圆的表面硅与主材质(Bulk)之间制作一层用来做为隔离的用的二氧化硅的绝缘层。此制程主要分成两个步骤。首先，将氧离子植入加热至温度高达约600℃的晶圆上。然后，将芯片置于温度高达约1300℃以上的环境下数小时，借以使经离子植入而遭破坏的芯片表面的硅结构恢复成低缺陷浓度的单晶硅。此时由于在硅底材的表面有一层单晶硅覆盖在二氧化硅层的上方，因此半导体界才会以绝缘体上硅薄膜(Silicon On Insulator；SOI)来统称这种表面上具有单晶硅与二氧化硅层的晶圆及其制程。
另一种在半导体界所使用的SOI技术则是黏合式晶圆(BondedWafer)。所谓黏合式晶圆是指使用氧化层薄膜将两片晶圆黏合在一起以形成SOI。首先，将此两片晶圆抛光。接着，形成氧化层薄膜于两片晶圆中的至少其中一片的抛光面上。然后，将此两片晶圆紧密接触并使氧化层薄膜介于此两片晶圆间。通常，为了加强此两片晶圆透过氧化层薄膜的黏合强度，必须进一步施以温度例如为约800℃至约1400℃的热处理。
上述黏合式晶圆的两片晶圆通常都取用晶格方向为<110>的晶圆。所谓晶格方向为<110>的晶圆指晶圆上的凹槽(notch)对齐<110>的晶格方向。将此两片晶格方向为<110>的晶圆如前述步骤黏合后，再于后续制程形成例如CMOS等组件于其中一片晶圆上，则可形成如
图1中所绘示的黏合式晶圆10。图1中的黏合式晶圆10主要包括底材(即其中一片晶圆)20以及组件层(即其中另一片晶圆)30。底材20的材质例如可为硅。组件层30的主要材质亦例如为硅，但在此图1中已于后续制程形成组件70于组件层30上，其中此组件70例如可为P型金氧半导体(P-type Metal OxideSemiconductor；PMOS)。此外，底材20与组件层30由氧化层40所隔开，且此氧化层40是在两片晶圆黏合之前经由形成氧化层薄膜于两片晶圆中的至少其中一片而产生。由于此黏合式晶圆10的底材20、组件层30、以及氧化层40皆由具有第一<110>晶格方向60的晶圆所形成，因此底材20、组件层30、以及氧化层40三者上的第一凹槽50皆对齐第一<110>晶格方向60。另外，如熟悉此技术的人士所了解的，具有源极S、闸极G、以及汲极D的例如为PMOS的组件70的排列方式是如图1中所绘示。
上述图1中所绘示的习知黏合式晶圆的所以上下两片晶圆皆采用晶格方向为<110>的晶圆来制作是由于将使后续切割晶粒的过程变得较为容易。然而，上下两片晶圆的晶格方向皆为<110>的黏合式晶圆却具有电洞移动率(Mobility)较低以及较差的短信道效应(Short ChannelEffect；SCE)等缺点，因此有必要寻求一解决之道。
本发明的另一目的为提供一种黏合式晶圆结构，可用以抑制短信道效应。
依据本发明的上述目的，因此本发明提供一种黏合式晶圆结构，至少包括底材；氧化层覆盖底材，其中氧化层与底材共同具有第一<110>晶格方向与第一凹槽，且此第一<110>晶格方向对齐第一凹槽；以及组件层覆盖氧化层，其中组件层具有<100>晶格方向与第二凹槽、此<100>晶格方向对齐第二凹槽、且第二凹槽对齐第一凹槽。
依据本发明的上述目的，因此本发明提供另一种黏合式晶圆结构，至少包括底材；氧化层覆盖底材，其中氧化层与底材共同具有第一<110>晶格方向与第一凹槽，且此第一<110>晶格方向对齐第一凹槽；以及组件层覆盖氧化层，且此组件层具有第二<110>晶格方向、<100>晶格方向、第二凹槽、与第三凹槽，其中第二<110>晶格方向对齐第二凹槽、<100>晶格方向对齐第三凹槽、第三凹槽对齐第一凹槽、且第二<110>晶格方向与<100>晶格方向间具有例如约为45度的夹角。
本发明的一优点为提供一种黏合式晶圆结构，可用以改善电洞移动率。
本发明的另一优点为提供一种黏合式晶圆结构，可用以抑制短信道效应。
此外，运用本发明的黏合式晶圆结构仍能具有习知黏合式晶圆结构所具有的易于切割晶粒的优点。
图号说明10 黏合式晶圆 20 底材30 组件层 40 氧化层50 第一凹槽 60 第一<110>晶格方向70 组件 100黏合式晶圆130组件层 150第二凹槽160<100>晶格方向170组件200黏合式晶圆 230组件层250第二凹槽 260第二<110>晶格方向350第三凹槽 360<100>晶格方向370夹角 S 源极G 闸极 D 汲极本发明是有关于一种组件层的信道沿着<100>晶格方向且底材的晶格方向则与组件层的晶格方向成45度角的黏合式晶圆结构。请参考图2A至图2B所绘示的本发明的一较佳实施例的黏合式晶圆的立体示意图。图2A是绘示组成此黏合式晶圆的两片晶圆尚未黏合时的状态。图2B则是绘示已黏合的黏合式晶圆，且此黏合式晶圆上已于后续制程形成例如为PMOS等组件。请看以下详细说明。
本发明的一较佳实施例的黏合式晶圆100主要由一片具有第一<110>晶格方向60的晶圆(即底材20)与另一片具有<100>晶格方向160的晶圆(即组件层130)所组成。所谓具有第一<110>晶格方向60的晶圆是指晶圆上的第一凹槽50对齐第一<110>晶格方向60。同理，所谓具有<100>晶格方向160的晶圆指晶圆上的第二凹槽150对齐<100>晶格方向160。此外，底材20与组件层130由氧化层40所隔开，且此氧化层40是在两片晶圆黏合之前经由形成氧化层薄膜于两片晶圆中的至少其中一片的过程而产生。在本实施例中以形成氧化层40于底材20上来做举例。然并不限定于此。例如氧化层40亦可形成于组件层130下。
如前述习知中的说明，若组件层130与底材20皆采用具有<110>晶格方向的晶圆来制作，则会产生电洞移动率较低以及较差的短信道效应等缺点。因此，本实施例中以具有<100>晶格方向160的晶圆来形成组件层130的做法可使后续形成于组件层130上的PMOS具有提高电洞移动率与抑制短信道效应的实质效益。以具有<100>晶格方向160的晶圆来形成PMOS可提高效能的原因已由Sayama等人于1999年在国际电子组件会议(International Electronic Device Meeting；IEDM)期刊的论文《(Effectof<100>Channel Direction for High Performance SCE Immune pMOSFETwith Less Than 0.15μm Gate Length)》中揭露。至于底材20仍以具有第一<110>晶格方向60的晶圆来制作则仍可保有习知易于切割晶粒的优点。以下接着说明本发明的一较佳实施例的各组件的连接关系。
此实施例中提供一种黏合式晶圆100的结构，包括底材20、氧化层40、以及组件层130等。底材20的材质例如可为硅，且底材20具有第一<110>晶格方向60与第一凹槽50，其中第一<110>晶格方向60对齐第一凹槽50。氧化层40覆盖底材20，其中氧化层40的材质例如可为二氧化硅。氧化层40与底材20共同具有上述第一<110>晶格方向60与第一凹槽50。而组件层130则覆盖氧化层40，其中组件层130的材质例如可为硅。组件层130具有<100>晶格方向160与第二凹槽150，且此<100>晶格方向160对齐第二凹槽150。此外，第二凹槽150是对齐第一凹槽50。再者，黏合式晶圆100更于后续制程形成组件170于组件层130上，其中组件170例如可为PMOS。另外，如熟悉此技术的人士所了解的，此例如为PMOS的组件170具有源极S、闸极G、以及汲极D，且此组件170的排列方式是如图2B中所绘示。
欲达成本发明的黏合式晶圆结构的目的亦可使用如图3A至图3C中所绘示的另一较佳实施例。此另一较佳实施例的特色在于组件层230与习知同样使用具有<110>晶格方向的晶圆来形成，其中此<110>晶格方向在图3A至图3C中即为第二<110>晶格方向260。所谓具有第二<110>晶格方向260的晶圆是指组件层230的第二凹槽250对准第二<110>晶格方向260的晶圆。但为了达成本发明的目的，组件层230在使用时必须如图3A所示旋转某一角度。亦即，旋转此角度后，组件层230正如以具有<100>晶格方向360的晶圆所形成，且此<100>晶格方向360与第二<110>晶格方向260的夹角370为约45度。
若将具有第二<110>晶格方向260的组件层230如上述旋转夹角370则可使组件层230如同具有<100>晶格方向360。但为了使组件层230具有第三凹槽350，形成组件层230的晶圆必须事先经过适当加工，以使后续形成所需的组件层230时，每一片组件层230都能同时具有第二凹槽250与第三凹槽350。至于底材20则如习知与前述第一较佳实施例所示仍使用具有第一<110>晶格方向60的晶圆来形成。以下接着以图3B与图3C说明此本发明的另一较佳实施例的各组件的连接关系。
图3B是绘示组成此黏合式晶圆的两片晶圆尚未黏合时的状态。图3C则是绘示已黏合的黏合式晶圆200，且此黏合式晶圆200上已于后续制程形成例如为PMOS等组件。此另一较佳实施例中提供一种黏合式晶圆200的结构，包括底材20、氧化层40、以及组件层230等。底材20的材质例如可为硅，且底材20具有第一<110>晶格方向60与第一凹槽50，其中第一<110>晶格方向60对齐第一凹槽50。氧化层40覆盖底材20，其中氧化层40的材质例如可为二氧化硅。氧化层40与底材20共同具有上述第一<110>晶格方向60与第一凹槽50。而组件层230则覆盖氧化层40，其中组件层230的材质例如可为硅。组件层230具有第二<110>晶格方向260与<100>晶格方向360，其中第二<110>晶格方向260与<100>晶格方向360间的夹角例如约为45度。此外，组件层230更具有第二凹槽250与第三凹槽350，其中第二<110>晶格方向260对齐第二凹槽250，且<100>晶格方向360对齐第三凹槽350。而第三凹槽350则对齐第一凹槽50。再者，黏合式晶圆200更于后续制程形成组件270于组件层230上，其中组件270例如可为PMOS。另外，如熟悉此技术的人士所了解的，此例如为PMOS的组件270具有源极S、闸极G、以及汲极D，且此组件270的排列方式是如图3C中所绘示。
综合上述，本发明的一优点为提供一种黏合式晶圆结构，可用以改善电洞移动率。
本发明的另一优点为提供一种黏合式晶圆结构，可用以抑制短信道效应。
此外，运用本发明的黏合式晶圆结构仍能具有习知黏合式晶圆结构所具有的易于切割晶粒的优点。
权利要求
1.一种黏合式晶圆(Bonded Wafer)的结构，至少包括一底材；一氧化层，覆盖该底材，其中该氧化层与该底材共同具有一第一<110>晶格方向与一第一凹槽(Notch)，且该第一<110>晶格方向对齐该第一凹槽；以及一组件层，覆盖该氧化层，其中该组件层具有一<100>晶格方向与一第二凹槽、该<100>晶格方向对齐该第二凹槽、且该第二凹槽对齐该第一凹槽。
2.根据权利要求1所述的黏合式晶圆结构，其特征在于该底材与该组件层的材质可为硅。
3.根据权利要求1所述的黏合式晶圆结构，其特征在于该氧化层的材质可为二氧化硅(SiO2)。
4.根据权利要求1所述的黏合式晶圆结构，其特征在于更包括复数个组件位于该组件层上，且该组件包括P型金氧半导体(P-type MetalOxide Semiconductor；PMOS)。
5.一种黏合式晶圆结构，至少包括一底材；一氧化层，覆盖该底材，其中该氧化层与该底材共同具有一第一<110>晶格方向与一第一凹槽，且该第一<110>晶格方向对齐该第一凹槽；以及一组件层，该组件层覆盖该氧化层且该组件层具有一第二<110>晶格方向、一<100>晶格方向、一第二凹槽、与一第三凹槽，其中该第二<110>晶格方向对齐该第二凹槽、该<100>晶格方向对齐该第三凹槽、该第三凹槽对齐该第一凹槽、且该第二<110>晶格方向与该<100>晶格方向间具有一夹角。
6.根据权利要求5所述的黏合式晶圆结构，其特征在于该底材与该组件层的材质可为硅。
7.根据权利要求5所述的黏合式晶圆结构，其特征在于该氧化层的材质可为二氧化硅(SiO2)。
8.根据权利要求5所述的黏合式晶圆结构，其特征在于更包括复数个组件位于该组件层上，且该些组件包括PMOS。
9.根据权利要求5所述的黏合式晶圆结构，其特征在于该夹角为约45度。
全文摘要
一种黏合式晶圆结构，具有组件层与底材等上下两层。组件层的信道是沿着<100>晶格方向，而底材的晶格方向则与组件层的晶格方向成45度角；亦即，上层的组件层的<100>晶格方向是对齐下层的底材的<110>晶格方向，且上层的组件层的<110>晶格方向是对齐下层的底材的<100>晶格方向∴运用本发明的黏合式晶圆结构，可具有改善电洞移动率以及抑制短信道效应等的优点；此外，运用本发明的黏合式晶圆结构仍能具有习知黏合式晶圆结构所具有的易于切割晶粒的优点。
文档编号H01L27/12GK1459851SQ02119720
公开日2003年12月3日 申请日期2002年5月15日 优先权日2002年5月15日
发明者陈豪育, 詹宜陵, 杨国男, 杨富量, 胡正明 申请人:台湾积体电路制造股份有限公司