专利名称：一种集成电路工艺中掩模板设计配置方法
技术领域：
本发明属于半导体集成电路技术领域，具体涉及一种集成电路工艺中掩模板设计配置方法。
以制作的0.35μm IC卡类产品为例，掩模板费用接近或超过总开发费用的50％。如果采用更先进的0.25μm，0.18μm工艺，掩模板费用将会变得更高。这种情况极大的限制了众多中小规模设计公司采用先进工艺开发集成电路新产品的能力。
为了减少掩模板制作费用，降低开发成本，目前各FOUNDRY厂商普遍采用的方法是多重产品掩模(Multi Product Wafer，简称MPW)方式，即在同一枚掩模板上制作多个不同公司的多个不同产品，通过由多个公司来分担掩模板制作费用的方法来降低掩模板制作费用。
MPW方式掩模板与普通方式掩模板的特征都是在一枚掩模板上只制作一个光刻工程的掩模图形。但是MPW方式也存在着明显的问题①必须等所有公司的产品设计完成后才能制作掩模板。有些产品的开发日程会受到严重影响。②由于在同一枚掩模板上制作了多个公司的产品，各个公司产品的机密性无法保证。
本发明提出的掩模板设计配置，是在同一枚掩模板上同时配置多个光刻工程的掩模图形，其结构见
图1所示。光刻工程的数量可为2-25个，也可以更多。称本发明的掩模板设计结构为MLR(Multi layer reticle)。
本发明的特点是改变了长期以来一枚掩模板上只制作一个光刻工程掩模图形的常规方式，从而有效的减少掩模板数量。例如，传统的四个光刻工程，需要制作4枚掩模板，而运用MLR方式仅需制作1枚掩模板，如图1所示。大大节省了产品开发期的费用。
集成电路生产时通过改变光刻机曝光窗口(shot window)的方法，分别对各个不同光刻工程的掩模图形进行光刻曝光。
下面来比较一下MLR方式与其他现有方式的不同点。
假设有一种工艺需要8个光刻工程，各种不同方式需要的掩模板枚数如下1.普通方式。如图2所示，开发一个产品需要制作8枚掩模板，其缺点是明显的，即产品开发周期长，掩模板制作费用最高。因此普通方式仅适合大生产方式。
2.MPW方式。如图3所示，开发两个产品需要制作8枚掩模板，理论上更多的产品也仅需制作8枚掩模板即可，相应的降低了每个产品的掩模板制作费用。该方式的缺点是，必须等2个产品设计完成后才能制作掩模板，产品的开发日程会受到严重影响。同时由于在同一枚掩模板上制作了多个公司的产品，各个公司之间产品保密无法保证。
3.本发明提出的MLR方式如图4所示，开发一个产品需要制作2枚掩模板，理论上更多的产品也仅需制作1枚掩模板即可，通过减少掩模板枚数降低开发费用。本方式的缺点是集成电路生产制作时由于曝光窗口缩小而导致光刻机的工作效率降低，但在产品开发试作时由于要求的生产量很小，该问题基本可以忽略。
以上比较可以明显看出，普通方式的掩模板制作结构仅适合大生产，对产品开发试生产初期，所需承担的掩模板制作费用太高；MPW方式要比普通方式节省掩模板制作费用，但也存在开发周期长的缺点；而本发明提出的MLR方式具有开发周期短，费用最底的优点。
关于掩模板内各光刻工程的配置方案，就MLR方式掩模板本身而言，分配在同一枚掩模板上的各个光刻工程的配置方案没有特别的限制，可以根据产品的芯片尺寸(chipsize)，光刻机的生产性等因素进行考虑，通常掩模板内各光刻工程的配置方案可以有以下各种1*2，1*3，2*1，3*1，2*2，2*3，3*2，3*3。当然如果需要，也可以更多，如4*4或5*5。其中前面的数字表示列，后面的数字表示行。见图5所示。根据使用的光刻机的要求，各个光刻工程的掩模图形的四周配置一定宽度的遮光带，如图1标号1所示。
图2是普通方式掩模板的结构示意图；图3是MPW方式掩模板的结构示意图；图4是MLR方式掩模板的结构示意图；
图5是MLR方式掩模板光刻工程的配置方案示意图；
2.掩模板内各光刻工程的配置方案MLR方式掩模板本身对于可以分配在同一枚掩模板上的各个光刻工程的配置方案没有特别的限制，可以根据产品的芯片尺寸(chip size)，光刻机的生产性等因素进行考虑。
3.根据使用的光刻机的要求，各个光刻工程的掩模图形的四周配置一定宽度的遮光带，如图1标号1所示，遮光带的宽度可根据光刻机设备的技术指标来决定，例如0.01mm在产品开发试作阶段，通过使用MLR方式可以有效地降低掩模板制作费用，又可以避免MPW方式带来的种种缺点。
权利要求
1.一种集成电路生产中掩模板的设计配置方法，其特征为在同一枚掩模板内制作有多个光刻工程的掩模图形，光刻工程的数量为2-25个。
2.根据权利要求1所述的掩模板的设计配置方法，其特征是所述的掩模板内光刻工程配置可以是如下之一种1*2、1*3、2*1、3*1、2*2、2*3、3*2、3*3、4*4、5*5，这里前1数字表示列，后1数字表示行。
3.根据权利要求1或2所述的掩模板的设计配置方法，其特征在于各光刻工程的掩模图形的四周配置有一定宽度的遮光带。
全文摘要
本发明是一种集成电路生产中掩模板设计配置方法。它是在同一枚掩模板内制作有多个光刻工程的掩模图形，光刻工程的数量可为2－25个，各掩模图形的四周配置有一定宽度的遮光带。本发明在集成电路生产中，可大大缩短开发周期，降低开发费。
文档编号H01L21/70GK1416167SQ0213773
公开日2003年5月7日 申请日期2002年10月31日 优先权日2002年10月31日
发明者曹余新 申请人:上海华虹Nec电子有限公司