专利名称：含有复合式接触栓塞的存储元件与制造方法
技术领域：
本发明涉及一种半导体制造技术，特别涉及一种含有复合式接触栓塞的存储元件与制造方法。
背景技术：
电容储存结与晶体管组件的接触是半导体存储元件整合介电或高介电perovskite材料的重要关键。通常电极材料(如Pt、Ru、Ir或导电金属氧化物)会搭配适当的阻障层以阻挡高介电材料或硅组件的扩散，并避免组件之间相互影响。此外，高介电电容器制造过程整合主要的困难在于所有的储存电极材料(例如Pt、Ru、Ir及导电金属氧化物)都需要一特定的阻障金属层来作为与复晶硅栓塞的界面。通常会使用二元或三元的耐火金属氮化物(refractorymetal nitride)例如TiN、TiSiN、TaSiN、TiAlN作为阻障层，以避免后续在高温下沉积铁电材料、高温回火、或沉积绝缘层时，储存电极与底下的硅栓塞产生反应，并保持良好电性。简单的阻障层/电极结构容易在介电材料沉积时产生氧化，原因是其侧壁区域会暴露在氧化环境下。
另一方面，由于金属材质的栓塞能增加接触栓塞的导电性，因此许多公司提出的高介电电容的储存结接触均包括金属栓塞，例如金属栓塞/TaAlN/SrRuO3、Ru栓塞/SrRuO3/BST/SrRuO3、金属栓塞/Ru/Ta2O5/Ru、Ru栓塞/Ru/Ta2O5/Ru等结构。
在现有技术中，Ru是最被看好作为金属栓塞的材料之一。最近的研究报告显示(如J.Electrochem.Soc.146，4189，1999与JJAP 37，L242，1998)在适当环境下进行Ru的沉积可抑制Ru的硅化(silicidation)，使得Ru/复晶硅的界面具有热稳定性。因此，假设若没有使用其它中介层的情况下，采用Ru栓塞可以避免金属栓塞与底下的复晶硅栓塞或硅组件产生劣化。此外，在选择使用导电金属氧化物作为电极材料时，在高温下可能会产生的RuO2，不像富含Al的氧化层(例如使用TiAlN阻障层会产生)，将不会造成高介电电容器的整体电容下降。再者，当使用Ru作为储存电容时，相同材质的Ru栓塞可以避免使用其它材质时的附着性问题，并有机会能减少制造步骤与成本。
由于金属栓塞、金属电极或perovskite金属氧化物电极的污染会影响到晶体管组件性能，因此使用阻障层(例如TiN/Ti或SiN)的目的之一就是为了阻挡金属污染。然而从位线的剖面方向来看，如图1所示，在现有技术中金属或金属氧化物的储存电极18却是直接与底下的绝缘层12直接接触(如箭头A所示)，没有任何阻障层置于其间，因此仍然会有金属污染物穿透氧化层的问题。此外，接触栓塞14的阻障层16在接触窗13顶端于储存电极接触的地方(如箭头B)所示为容易形成漏电的区域，而且容易在后续沉积高介电层或高温回火时被氧化，而造成接触电阻上升。另一方面，当组件集成度提高到0.13μm以上时，高深宽比(aspect ratio)的接触窗将使得Ru栓塞沉积的间隙填充(gap filling)更加困难。
因此，为了使存储元件中储存电极与与组件区的接触更臻于完善，实有必要针对上述问题谋求改善之道。
发明内容
本发明的目的之一在于提供一种含有复合式接触栓塞的存储元件与制造方法，以解决阻障层氧化的问题。
本发明的目的之二在于提供一种含有复合式接触栓塞的存储元件与制造方法，以解决储存电极与介电层直接接触而造成金属扩散污染的问题。
本发明的目的之三在于提供一种含有复合式接触栓塞的存储元件与制造方法，以解决高深宽比的接触窗造成金属栓塞填充不易的问题。
为达上述目的，本发明的特征之一是在金属栓塞(例如Ru栓塞)沉积之前，将阻障层回蚀使其表面低于接触窗的顶端。此种嵌入式(recessed)的阻障层可以防止后续沉积电容介电层时或其它高温过程中遭到氧化，因此可以避免阻障层与储存电极直接接触时可能造成的漏电流与可靠度不佳的问题。
本发明的特征之二，是以上述阻障层将接触窗填满大约一半的深度，因此当后续金属栓塞沉积时，其深宽比便可减少一半，使得沉积更加容易。
本发明的特征之三，是在储存电极与底下的绝缘层之间设置一扩散阻止层，以避免金属污染物扩散降低晶体管品质。
具体地讲，本发明公开了一种含有复合式接触栓塞的存储元件，包括一第一绝缘层；一扩散阻止层，设于该第一绝缘层之上；一接触窗，穿过该扩散阻止层与该第一绝缘层；一阻障层，设于该接触窗内且填满部分该接触窗；一导电栓塞，设于阻障层之上且填满该接触窗；以及一电容器设于该扩散阻止层之上且与该导电栓塞相接触。
本发明还公开了一种含有复合式接触栓塞的存储元件，包括一第一绝缘层；一扩散阻止层，设于该第一绝缘层之上；一接触窗，穿过该扩散阻止层与该第一绝缘层；一阻障层，贴覆于该接触窗之底部与下半部侧壁；一第一导电栓塞，设于该阻障层之上，且填满部分该接触窗；一第二导电栓塞设于第一导电栓塞之上且填满该接触窗；以及一电容器设于该扩散阻止层之上且与该第二导电栓塞相接触。
本发明还公开了一种存储元件的接触栓塞的制造方法，包括下列步骤形成一第一绝缘层于一半导体基底上；形成一接触窗穿过该第一绝缘层；沉积一阻障层于该接触窗中，且填满部分该接触窗；于该阻障层上形成一导电栓塞且填满该接触窗；回蚀刻该第一绝缘层，使其表面低于该导电栓塞；沉积一扩散阻止层于该第一绝缘层与该导电栓塞上；以及对该扩散阻止层进行平坦化，直到露出该导电栓塞为止。
本发明还公开了一种含有复合式接触栓塞的存储元件的制造方法，包括下列步骤形成一第一绝缘层于一半导体基底上；形成一接触窗穿过该第一绝缘层；沉积一顺应性的阻障层于该接触窗中；沉积一第一导电栓塞层于该阻障层上；回蚀刻该第一导电栓塞层与该阻障层，以形成一表面低于该接触窗之第一导电栓塞；于该第一导电栓塞上形成一第二导电栓塞且填满该接触窗；回蚀刻该第一绝缘层，使其表面低于该第二导电栓塞；沉积一扩散阻止层于该第一绝缘层与该第二导电栓塞上；以及对该扩散阻止层进行平坦化，直到露出该第二导电栓塞为止。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明。
图1显示现有在储存电极与接触栓塞之间设置有二元或三元的耐火金属氮化物作为阻障层；图2A--2G为一系列剖面图，用以说明本发明第一较佳实施例制作存储元件的制作流程；图3A--3F为一系列剖面图，用以说明本发明第二较佳实施例制作存储元件的制作流程。
符号说明100--半导体基底；102--第一绝缘层；103--接触窗；104、104a--阻障层；105、106--导电栓塞； 108--扩散阻止层；110--第二绝缘层；112--第三绝缘层；114--下电极层； 116--电容介电层；118--上电极层。
具体实施例方式
图2A至图2G绘示本发明第一实施例的制作流程。在本发明的叙述中，“基底”一词包括半导体晶圆上已形成的组件与覆盖在晶圆上的各种薄膜；“基底表面”一词包括半导体晶圆的所露出的最上层，例如硅晶圆表面、绝缘层、金属导线等。图2A绘示本实施例的起始步骤，首先提供一半导体基底100，其表面上形成有第一绝缘层102，如氧化硅层，厚度约200--1000nm。然后利用微影与蚀刻过程，在第一绝缘层102上定义出直径约0.1--0.2μm的接触窗103。在半导体基底100上可以包括其它任何所需的半导体组件，例如MOS晶体管、位线、逻辑组件、复晶硅栓塞等，但此处为了简化附图并未显示。
请参照图2B，接下来进行本发明的关键步骤，在接触窗103中沉积一阻障层104，如TiN/Ti，并以干蚀刻或湿蚀刻过程将之回蚀，直到阻障层104的表面低于第一绝缘层100--500nm左右。根据本发明的较佳实施例，此阻障层104约填满接触窗103一半的深度，因此，若第一绝缘层102的厚度约200--1000nm，则此阻障层104的厚度约100--500nm。
请参照图2C，在基底表面上沉积一金属层，如Ru，并将接触窗103完全填满。接着，利用化学机械研磨(Chemical Mechanical Polishing；CMP)过程或是反应性离子蚀刻过程，将第一绝缘层102上的金属层去除，只留下接触窗103中的部分，以形成导电栓塞106。由图2C可知，沉积Ru金属层时，由于接触窗103已经被底下的阻障层104垫高，因此可解决Ru栓塞填充不易的困难。
图2D显示本发明另一关键步骤，在第一绝缘层102上另外插入一扩散阻止层108，例如厚度10--50nm的氮化硅层。首先，以干蚀刻或湿蚀刻法将第一绝缘层102回蚀，回蚀深度约10--50nm。然后在第一绝缘层102与导电栓塞106上沉积一扩散阻止层，并以化学机械研磨法将之平坦化，直到重新露出导电栓塞106为止，便得到图2D所示的结构。
至此，已完成本发明的复合式栓塞结构的制作，包括一第一绝缘层102。一扩散阻止层108，设于第一绝缘层102之上。一接触窗103，穿过扩散阻止层108与第一绝缘层102。一阻障层104，设于接触窗103内且填满部分接触窗。一导电栓塞106，于阻障层104之上且填满接触窗103。接下来，可以任何方式在此结构上制作一电容器与此栓塞接触，以构成一存储元件。为方便说明起见，以下将以圆柱形(cylinder shape)电容器举例说明后续的过程，但应知本发明的范围还包括应用在其它任何类型的电容器，例如凹陷式电容器(concave shape)。
请参照图2E，在图2D所形成的结构上，依序形成第二绝缘层110与第三绝缘层112，其中第二绝缘层110是用来作为蚀刻停止层，可使用氮化硅或是氮氧化硅材质，厚度约为10--100nm；第三绝缘层120则可采用氧化硅材质，厚度约为300--1000nm。
然后，如图2F所示，利用微影与蚀刻过程，将预定图案的第三绝缘层112与第二绝缘层110蚀刻去除，直至暴露出导电栓塞106表面，以定义形成直径范围0.1--0.2μm且内缘侧壁的倾斜角度为80--90度的凹洞113。接下来，在第三绝缘层112上与凹洞113中沉积一导电层114，其材质例如是Pt、Ir、Ru等金属，IrO2、RuO2等导电金属氧化物，或是peorvskite金属氧化物SrRuO3。之后，以化学机械研磨法将第三绝缘层112上的金属层去除，留下位于凹洞113中的部分，形成一圆柱形下电极114。
接下来，利用第二绝缘层110作为蚀刻终止层，以湿蚀刻或干蚀刻法将第三绝缘层112回蚀，以露出圆柱形下电极114的外表面。之后，在基底表面上依序顺应性地形成一电容介电层116及上电极层118，以完成电容器的制作，如图2G所示。其中，电容介电层116的厚度约为5--40nm，可由钛锆酸铅(PZT；lead zirconate titanate)、钛酸锶铋(SBT；strontium bismuth tantalate)、钛酸钡锶(BaSrTiO3；BST)或钛酸锶(SrTiO3；ST)构成，而上电极层118的厚度约为20--100nm，可由金属如Pt、Ir或Ru等，或金属氧化物如SrRuO3、IrO2、RuO2等所构成。
由图2G可知，由于沉积电容介电层116时，阻障层104已经远离接触窗顶端，因此不易受到氧化，且避免阻障层与储存电极直接接触时可能造成的漏电流与可靠度不佳的问题。另外，由于下电极114与第一绝缘层102之间被一扩散阻止层108所区隔开，因此可以避免金属污染物扩散降低晶体管品质。
图3A至图3E是绘示本发明第二实施例的制作流程，为方面起见其中与图2具有相同意义之组件将沿用先前之标号，而类似的组件将在原先的标号加入字尾“a”。
请参照图3A，首先提供一半导体基底100，其表面上形成有第一绝缘层102，如氧化硅层，厚度约200--1000nm。然后利用微影与蚀刻过程，在第一绝缘层102上定义出直径约0.1--0.2μm的接触窗103。
请参照图3B，接下来进行本发明的关键步骤，在接触窗103中沉积一顺应性(conformal)的阻障层104a，如厚度约10--50nm的TiN/Ti。然后在阻障层104a上沉积一导电层105，例如钨，且填入接触窗103中。以干蚀刻或湿蚀刻法将导电层105与阻障层104a回蚀，以形成第一导电栓塞105。根据本发明的较佳实施例，此第一导电栓塞105约填满接触窗103一半的深度，因此，若第一绝缘层102的厚度约为200--1000nm，则此第一导电栓塞105的厚度约为100--500nm。
请参照图3C，在基底表面上沉积一金属层，如Ru，并将接触窗103完全填满。接着，利用化学机械研磨(Chemical Mechanical Polishing；CMP)过程或是反应性离子蚀刻过程，将第一绝缘层102上的金属层去除，只留下接触窗103中的部分，以形成第二导电栓塞106。由图3C可知，沉积Ru金属层时，由于接触窗103已经被底下的第一导电栓塞105垫高，因此可解决Ru栓塞填充不易的困难。
图3D显示本发明另一关键步骤，在第一绝缘层102上另外插入一扩散阻止层108，例如厚度10--50nm的氮化硅层。首先，以干蚀刻或湿蚀刻法将第一绝缘层102回蚀，回蚀深度约10--50nm。然后在第一绝缘层102与第二导电栓塞106上沉积一扩散阻止层，并以化学机械研磨法将之平坦化，直到重新露出第二导电栓塞106为止，便得到图3D所示的结构。
至此，已完成本发明第二实施例的复合式栓塞结构，包括一第一绝缘层102。一扩散阻止层108，设于第一绝缘层102之上。一接触窗103，穿过扩散阻止层108与第一绝缘层102。一阻障层104a，贴覆于接触窗103之底部与下半部侧壁。一第一导电栓塞105，设于阻障层104a之上，且填满部分接触窗103。一第二导电栓塞106设于第一导电栓塞105之上且填满接触窗103。
接下来，按照图2E--2G所示的步骤，便可在图3D上形成一圆柱形电容器，如图3E所示。或者，也可形成一凹陷式电容器，如图3F所示。
虽然本发明已以较佳实施例公开，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，可作些等效更动与润饰，因此本发明的保护范围以权利要求为准。
权利要求
1.一种含有复合式接触栓塞的存储元件，其特征在于，包括一第一绝缘层；一扩散阻止层，设于该第一绝缘层之上；一接触窗，穿过该扩散阻止层与该第一绝缘层；一阻障层，设于该接触窗内且填满部分该接触窗；一导电栓塞，设于阻障层之上且填满该接触窗；以及一电容器设于该扩散阻止层之上且与该导电栓塞相接触。
2.如权利要求1所述的含有复合式接触栓塞的存储元件，其特征在于，该扩散阻止层为氮化硅层。
3.如权利要求1所述的含有复合式接触栓塞的存储元件，其特征在于，该阻障层为Ti/TiN层。
4.如权利要求1所述的含有复合式接触栓塞的存储元件，其特征在于，该阻障层约填满该接触窗一半的深度。
5.如权利要求1所述的含有复合式接触栓塞的存储元件，其特征在于，该导电栓塞为Ru栓塞。
6.如权利要求1所述的含有复合式接触栓塞的存储元件，其特征在于，该电容器为圆柱形电容器。
7.如权利要求1所述的含有复合式接触栓塞的存储元件，其特征在于，该电容器为凹陷式电容器。
8.一种含有复合式接触栓塞的存储元件，其特征在于，包括一第一绝缘层；一扩散阻止层，设于该第一绝缘层之上；一接触窗，穿过该扩散阻止层与该第一绝缘层；一阻障层，贴覆于该接触窗之底部与下半部侧壁；一第一导电栓塞，设于该阻障层之上，且填满部分该接触窗；一第二导电栓塞设于第一导电栓塞之上且填满该接触窗；以及一电容器设于该扩散阻止层之上且与该第二导电栓塞相接触。
9.如权利要求8所述的含有复合式接触栓塞的存储元件，其特征在于，该扩散阻止层为氮化硅层。
10.如权利要求8所述的含有复合式接触栓塞的存储元件，其特征在于，该阻障层为Ti/TiN层。
11.如权利要求8所述的存储元件，其特征在于，该第一导电栓塞为钨栓塞。
12.如权利要求8所述的含有复合式接触栓塞的存储元件，其特征在于，该阻第一导电栓塞约填满该接触窗一半的深度。
13.如权利要求8所述的含有复合式接触栓塞的存储元件，其特征在于，该第二导电栓塞为Ru栓塞。
14.如权利要求8所述的含有复合式接触栓塞的存储元件，其特征在于，该电容器为圆柱形电容器。
15.如权利要求8所述的含有复合式接触栓塞的存储元件，其特征在于，该电容器为凹陷式电容器。
16.一种含有复合式接触栓塞的存储元件的制造方法，其特征在于，包括下列步骤形成一第一绝缘层于一半导体基底上；形成一接触窗穿过该第一绝缘层；沉积一阻障层于该接触窗中，且填满部分该接触窗；于该阻障层上形成一导电栓塞且填满该接触窗；回蚀刻该第一绝缘层，使其表面低于该导电栓塞；沉积一扩散阻止层于该第一绝缘层与该导电栓塞上；以及对该扩散阻止层进行平坦化，直到露出该导电栓塞为止。
17.如权利要求16所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该扩散阻止层为氮化硅层。
18.如权利要求16所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该阻障层为Ti/TiN层。
19.如权利要求16所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该阻障层约填满该接触窗一半的深度。
20.一种含有复合式接触栓塞的存储元件的制造方法，其特征在于，包括下列步骤形成一第一绝缘层于一半导体基底上；形成一接触窗穿过该第一绝缘层；沉积一顺应性的阻障层于该接触窗中；沉积一第一导电栓塞层于该阻障层上；回蚀刻该第一导电栓塞层与该阻障层，以形成一表面低于该接触窗之第一导电栓塞；于该第一导电栓塞上形成一第二导电栓塞且填满该接触窗；回蚀刻该第一绝缘层，使其表面低于该第二导电栓塞；沉积一扩散阻止层于该第一绝缘层与该第二导电栓塞上；以及对该扩散阻止层进行平坦化，直到露出该第二导电栓塞为止。
21.如权利要求20所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该扩散阻止层为氮化硅层。
22.如权利要求20所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该阻障层为Ti/TiN层。
23.如权利要求20所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该第一导电栓塞为钨栓塞。
24.如权利要求20所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该阻第一导电栓塞约填满该接触窗一半的深度。
25.如权利要求20所述的含有复合式接触栓塞的存储元件的制造方法，其特征在于，该第二导电栓塞为Ru栓塞。
全文摘要
本发明涉及一种含有复合式接触栓塞的存储元件与制造方法，是在金属栓塞(例如Ru栓塞)沉积之前，将阻障层回蚀使其表面低于接触窗的顶端。此种嵌入式(recessed)的阻障层可以防止后续沉积电容介电层时或其它高温过程中遭到氧化，因此可以避免阻障层与储存电极直接接触时可能造成的漏电流与可靠度不佳的问题。此外，以上述阻障层将接触窗的深宽比降低，可使后续金属栓塞沉积更加容易。再者，本发明在储存电极与底下的绝缘层之间设置一扩散阻止层，以避免金属污染物扩散降低晶体管品质。
文档编号H01L27/10GK1503363SQ0215284
公开日2004年6月9日 申请日期2002年11月25日 优先权日2002年11月25日
发明者刘雯仲, 许伯如, 福住嘉晃, 晃 申请人:华邦电子股份有限公司