专利名称：：半导体制造系统的制作方法
技术领域：
：本发明涉及一种包括成膜装置的半导体制造系统。在完全反应速率的条件下，成膜速度的对数与温度的倒数成正比，所以可用计算机自动地求出成膜时间。可是，实现完全反应律速度是困难的，因此，一般通过手工事先进行成膜结束时间的判断或算出。为了谋求上述判断或算出的简化，极力抑制成膜速度的时间变动，成膜速度在一定的状态，即晶片温度稳定的状态进行成膜。因此，使晶片升温到规定温度以后，需要约20分钟～40分钟的温度稳定等待时间，存在花费处理时间这样的问题。并且，看上去的晶片温度，通常用插入石英管的热电偶来测定。热电偶也用于炉内温度控制，通过把用热电偶测定的电压反馈给加热器，进行炉内温度控制。然而，每次处理由于炉内晶片的枚数、晶片的设置场所，而且气体流入炉子内部所生成的物质量变动，所以石英管的光学性质就变化了。因此，热电偶得到的、以辐射为主的热量大概不会变动，往往是热电偶测量的看上去的晶片温度与位于舟皿上的晶片真实温度不同。并且，就通常的LP-CVD装置来说，从处理开始到成膜开始花费的时间因先前成膜时炉内残留物或泵性能、大气压等而变动。因此，直到升温开始花费的时间随各处理而不同，无法准备对每次处理比较加进该时间偏差的成膜过程的温度变化推移的严密方法。因此，不可能推测以温度变动过程为中心的处理环境的不同。如上述，使用现有LP-CVD装置的成膜方法，为了在晶片温度稳定的状态进行成膜，需要温度稳定等待时间，存在成膜上需要的处理费时间的问题。本发明考虑到上述情况而作出发明，其目的在于提供一种谋求缩短成膜上需要的处理时间的半导体制造系统。简单地说明本申请揭示的发明之中代表性的概要如下。就是，为了完成上述目的，本发明的半导体制造系统的特征是具备包括收容衬底并在该衬底上形成膜时的成膜室和加热上述衬底的加热装置的成膜装置；包括检测上述成膜室的内部和外部至少一方温度的温度检测装置和根据用该温度检测装置检测的温度，控制上述加热装置使其以规定温度加热上述衬底的控制装置本体的温度控制装置；用上述加热装置加热上述衬底以后，而且用上述温度检测装置检出的温度实质上变成恒定之前，决定上述膜的成膜结束时间的结束时间决定装置为特征。所谓决定成膜结束时间也包括预测成膜结束时间。要是这样的构成，就能够用结束时间决定装置在衬底温度成为恒定以前，决定成膜的结束时间，因而不需要温度稳定等待时间，就能达到缩短成膜上需要的处理时间。通过以下的本发明的半导体器件制造方法(1)～(12)也能达到上述目的。(1)本发明的半导体器件制造方法是具有在成膜装置的成膜室内收容衬底的工序、用加热装置加热上述衬底的工序、用温度检测装置检出上述成膜室的内部和外部的至少一方温度的工序、根据该工序中检出的温度，控制上述加热装置，使其按规定温度加热上述衬底的半导体器件制造方法，其特征是用上述加热装置加热上述衬底以后，而且用上述温度检测装置检出的温度实质上变成恒定之前，具有决定上述膜的成膜结束时间的结束时间决定工序。所谓决定成膜结束时间也包括预测成膜结束时间。(2)上述(1)中，结束时间决定工序利用CIM来进行。(3)上述(2)中，上述CIM包括根据可上述成膜装置送来的信息，运算上述膜的膜厚的工序。(4)上述(3)中，还具有测定上述膜的膜厚的膜厚测定工序，而且具有根据用上述膜厚测定得到的上述膜的膜厚信息和从上述成膜装置送来的信息，用上述CIM进行校正为了运算上述膜的膜厚所用变数群的处理的工序。(5)上述(2)到(4)任一项中，具有用上述CIM，把接收用上述温度检测装置检出的温度信息的时间，校正处理为用上述温度检测装置检出上述温度的时间的工序。(6)上述(5)中，上述校正处理是包括根据用上述温度检测装置检出的温度信息和接收该信息的时间构成的上述CIM的温度经历数据，决定温度相关系数的相关系数决定工序。(7)上述(6)中，相关系数决定工序是把过去的基准温度经历数据与现在测定温度的温度经历数据之差使用于上述相关系数的决定。(8)上述(3)中，运算上述膜的膜厚的工序是使用上述相关系数。(9)上述(1)中，具有用上述CIM，进行运算现在成膜的膜的膜厚或预料成膜结束时间的运算处理工序。(10)上述(9)中，上述运算处理是根据与成膜速度的时间变化对应的表，运算现在成膜的膜的膜厚或预料成膜结束时间。(11)上述(9)或(10)中，用上述运算处理运算的现在成膜的膜的膜厚达到上述膜的目标膜厚时，具有用上述CIM进行把成膜处理结束的指示送给上述成膜装置的处理工序。(12)上述(11)中，作为上述成膜装置，如果用上述温度检测装置检出的温度超过规定的温度，使用执行成膜处理的办法；或者作为上述CIM，如果用上述温度检测装置检出的温度超过规定的温度，就使用把成膜开始的指示送给上述成膜装置的办法。本发明的上述目的和其它目的及新的特征，通过本说明书的记载和附图将清楚起来。图1是表示本发明一个实施例的半导体制造系统的概略构成的图。本实施例的半导体制造系统，大体分为由LP-CVD装置(以下简称为CVD装置)1、温度控制装置2和用计算机控制生产的系统的CIM(ComputerIntegratedManufacturing)3而构成。CVD装置1包括收容晶片，晶片上边形成薄膜时的炉(成膜室)和加热晶片的加热器。温度控制装置2包括检测炉的内部和外部至少一方温度的温度传感器，和控制加热器使其以规定温度加热晶片的控制部(控制装置本体)。CIM3包括记录从CVD装置1来的信息的记录媒体4和用加热器加热晶片以后，而且由加热器检出的温度实质上成为恒定以前，决定上述膜的成膜结束时间的结束时间决定部5。图1中，把CVD装置1和温度控制装置2作为另外方式表示出来，但也可以使用CVD装置1内装温度控制装置2的带温度控制装置的CVD装置。现在已经可以，例如用MFC(MassFlowController质量流量控制器)，通过控制导入炉内的气体量，改变CVD装置1的炉内状态。并且，现在已经可以读出记录媒体4上记录结束时间决定部5的信息。并且，用温度传感器检出的温度如果超过规定的温度(目标值)，使用具有执行成膜处理装置的CVD装置1，或者用温度传感器检出的温度如果超过规定的温度，使用具有将成膜开始的指示送给CVD装置1的CIM3，都能实现成膜时间的开始。后者的场合，也可以把该装置(开始时间决定装置)与结束时间决定部5组合起来作为成膜开始·结束时间决定部。进而，处理时间如果超过规定的时间(目标值)，使用具有执行成膜处理装置的CVD装置1，或者处理时间如果超过规定的时间，使用具有将成膜开始的指示送给CVD装置1的CIM3，都能实现成膜时间的开始。后者的场合，也可以把该装置(开始时间决定装置)与结束时间决定部5组合起来作为成膜开始·结束时间决定部。倘若采用这样构成的半导体制造系统，就能够利用CIM3在晶片的温度到达恒定以前，决定成膜开始·结束时间，因而不需要温度稳定等待时间，就应缩短成膜所需要的处理时间。以下，详细说明本实施例的半导体制造系统。在炉的内外，温度控制装置2具有例如热电偶或叫做高温计的温度传感器，以信号形式取得其温度测定结果。该温度测定结果与对应目标温度的温度设定值之差，通过PID运算电路进行PID运算，并用于决定向加热器的供电功率。而且，把与所决定的供电功率相应的驱动信号输出给输出器，求出向加热器供电的功率。上述输出器连接到温度控制装置2，把与温度控制装置2输出的上述驱动信号相应的功率给加热器供电。并且，PID运算功能，根据CIM3的指示，可以优先进行以每次处理升温中的温度稳定为目标的控制，具有升温温度稳定功能。以下，说明有关CVD装置1、CIM3、膜厚测定机，具有这些装置的功能。CVD装置1具有可与CIM3进行实时信息交换的对CIM发送功能；进行送给CIM3的数据(内、外部热电偶、功率等)的整理的CIM发送数据整理功能；根据从CIM3接收的数据，按升温步骤，改变装置的状态移向成膜步骤的步进功能；可按照CIM3的指示，实施向最佳温度控制装置2发送数据的最佳温度发送功能；以及用于从CIM3取得例如成膜开始时间、最佳PID控制实施系数、成膜结束时间这样的信息的对CIM接收功能。并且，通过CIM3的计算求出晶片上的膜厚被判断为与目标的膜厚相等时，具有按照CIM3的指示结束成膜的自动成膜结束机构。CIM3具有由微机等构成的温度变化时间误差校正功能；存储过去信息(温度传感器、功率、成膜膜厚等)并由RAM等构成的外部存储装置；成膜中的温度变化与过去的温度变化比较，用于算出哪个不同的基准值的相关系数决定机构；相关系数大时使用的，使用由过去温度变化数据制成的成膜速率表的成膜结束时间算出功能。也可以是外部存储装置和记录媒体4相同，或者也可以是另外的。并且，CIM3具备使用在相关系数小时使用的某规定的膜厚决定法，计算现在虚拟膜厚的现在成膜厚度决定功能；一旦达到决定的膜厚，就将成膜结束的指示与CVD装置1联络的自动成膜结束机构；决定开始成膜时期的成膜时期开始决定功能；以及根据过去温度测量数据、成膜测定数据、电力使用功率、炉内内部比热，算出基准成膜膜厚和激活能的基准成膜膜厚·激活能计量机构。进而，CIM3具有相关系数大时所用基准数据使用法中采用的成膜速率表的作成功能向CVD装置及显示装置(例如显示器)等外部传送信息的发送功能和CIM一侧接收数据的接收功能。例如，由操作人员以传送现在进行的处理处理温度与有关由CVD装置1的环境决定的温度的数据(基准数据)之差的目的，使用于显示装置。膜厚测定机具有膜厚测定功能和用于把测定的膜厚传送给CIM3的对CIM发送功能。各装置(CVD装置1、CIM3、膜厚测定机)间的信息(数据)交换，现在已经使用网络，进行信息的交接。以下，利用图2～图7，详细说明有关处理流程和各功能。图2和图3是表示CVD装置1的处理流程的流程图，图4、图5和图6是表示CIM3的处理流程的流程图，图7是表示膜厚测定机的处理流程的流程图。关于这些流程图，对表示输入的菱形框的步骤，例如图4的步骤S3-2、3-3、3-5，表示CVD-A、CVD-B、CVD-C是相同CVD装置，并且从CVD-A等来的箭头方向，表示从CVD装置向CIM输入数据。即，即使添加-A、-B等字不同，也表示相同装置，箭头方向表示装置间的数据的流动方向。并且，图8是表示装置间交接的数据和传递的晶片图，图9是表示装置间的数据和晶片流向的图。使用于上述流程图的变数就是表1中要说明的内容。Ai(t)相关系数Amin，i(t)各种时间误差成分中是值最小的相关系数Aτ，i(t)有某时间误差成分时的相关系数Ea，i基准激活能[eV]End1升温结束step(成膜开始步骤)End2成膜结束stepGo，I(P)某压力下的基准成膜速度[nm/min]Gn，i(t)某时刻的成膜速度[nm/step]Gtable，i(t)成膜速度表l程序中使用的变数i(温度传感器等的)装置No.测定位置单值数N(p)成膜气体分压除外的同一装置成膜次数Ph，i(t)加热器的输出经历变化[W/step]Sstop结束信号tc根据时间误差成分校正后的时间成分[step]td成膜开始时间[step]te成膜结束时间tn现在的时间[step]tp预测成膜结束时间Ta，i(t)经历目标温度数据[℃]td成膜开始温度[℃]Tn，i(t)用第1外度传感器检出的现在步骤的经历温度数据[℃]To，i(t)基准温度经历数据THKa，i目标膜厚[nm]THKn，i(t)现在的膜厚[nm]THKR测定的膜厚[nm]τ时间误差成分[step]τmax使相关系数达到最小的时间误差成分[step]alpha为判断使用的膜厚决定法而使用的值各变数是在CVD装置1中，tn、Tn，i(t)、Ph，i(t)、Ta，i(t)、td、tp、Sstop、te＝0、End1＝100000[step]、End2＝100000[step]、Td、Ta，i(t)、是适用于多晶硅膜的成膜温度，在CIM3中，td、tn、Tn，i(t)、Ph，i(t)、τ、I、Aτ，i(I)、τmax、Amin，i(t)、Gn，i(t)、tc、THKm，i(T)、tp、Sstop、THKR、te＝0、End2＝100000[step]、alpha＝1、THKa，i是希望成膜的膜厚[nm]，膜厚测定机中把THKR＝0用作初始值。以上的值由过去的实验数据决定最佳值。出现需要CVD装置1实施热处理时，发生目标温度与搭载于CVD装置1内的温度传感器的测定温度之差，应该消除其差而希望提高加热器输出，从温度控制装置2发送信号(步骤S2-4)。同时温度控制装置2利用对CIM发送·接收功能，传送由CIM3内外的温度传感器测定的温度经历变化数据Tn，i(t)和加热器输出Ph，i(t)的经历数据(步骤S2-5)。并且，此时，PID控制不会发生摆动，希望实现温度对时间一次性改变的理想状态，对送给加热器的信号加上校正。CIM3进行根据从温度控制装置2送来的由温度传感器测定的温度经历数据Tn，i(t)与存入外部存储装置内的基准温度经历数据To，i(t)的比较，和加热器输出的经历数据Ph，i(t)与基准加热器的输出经历数据的比较，执行保持抽出该时间误差成分τ功能的温度变化时间误差校正功能，并校正测定数据的时间误差(步骤S3-1～10)。温度变化时间误差校正功能要从相关系数决定功能求得算出的相关系数最小值，求出从温度控制装置2送给CIM3数据的时间误差。相关系数决定功能是由下式决定Ai(t)的功能(步骤S3-8)。相关系数Ai(t)只是重复求出温度传感器的数。Ai(t)=1tn∫0tn|To,i(t)-Tn,i(t-τ)|dt---(1)]]>tn从升温开始到现在为止的时间τ时间校正成分Ai(t)相关系数To，i(t)基准温度经历数据Tn，i(t)测定的温度经历数据i温度传感器的位置相关系数Ai(t)是把取最小值Amin，i(t)的时间校正成分设定为时间误差τmax(步骤S3-10)。以后，从温度控制装置2送给CIM3的数据仅处理τmax时间成分作为校正的数据(步骤S3-11)。Amin，i(t)是表示如图10所示那样测定的温度经历数据Tn，i(t)与基准温度经历数据To，i(t)的偏差量的值。其次，由膜厚决定法决定功能决定膜厚决定法。当Amin，i(t)＞alpha的场合，由于测定的温度经历数据Tn，i(t)与过去的基准温度经历数据To，i(t)大不相同，所以不用过去的基准温度经历数据To，i(t)，而是使用由决定膜厚的膜厚算出法的膜厚决定法；当Amin，i(t)≤alpha的场合，以过去的基准温度经历数据To，i(t)为基础，使用由决定膜厚的基准数据使用法的膜厚决定法(在步骤S3-12～24)。本实施例中，alpha采用1。膜厚算出法利用现成膜膜厚决定功能来实现。膜厚算出法根据下式详细阐述(步骤S3-14、16、18、22、24)。Gn,i(t)=Go,i(p)exp(-Ea,ikTn,i(t))---(2)]]>THKn,i(t)=∫tdtn-tdGn,i(t)dt---(3)]]>THKn，i(t)现在的成膜膜厚Gn，i(t)成膜速度Ea，i从过去数据算出的基准激活能Go，i(p)按照由过去数据算出的成膜气体分压而变化的基准成膜速度K波尔兹曼常数Td成膜开始时间通过把由温度控制装置2测定的Tn，i(t)代入(2)式(阿列里乌斯公式)中，求出Gn，i(t)，通过再把求得的Gn，i(t)代入到(3)式中，求出现在的膜厚THKn，i(t)(步骤S3-16)。利用膜厚算出法计算现在的膜厚THKn，i(t)，如果该膜厚为目标膜厚THKa，i(t)以上的厚度，就通过成膜结束指示功能，向CVD装置1发送成膜结束的指示(步骤S3-10、22)。CVD装置1按照该指示使步进功能动作，从成膜步骤推移到下一个步骤的状态(步骤S3-24)基准数据使用法由下式表达(步骤S3-13、15、17、19、20、21、23)。THKn,i(t)=∫tdtn-tdGtable,i(t)dt---(4)]]>Gtable，i(t)将温度、炉内晶片数、成膜气体分压作为条件，决定的成膜速度表并且同时，用下式算出成膜结束时间。THKa,i(t)=∫tdtpGtable,i(t)dt---(5)]]>THKa，i(t)目标膜厚Tp预测成膜结束时间基准数据使用法，可以将用(5)式求出的预测成膜结束时间tp预先传送给CVD装置1。CVD装置1的自动成膜结束功能具有如果现在的时间tn等于预测成膜结束时间tp，即使没有来自CIM3的成膜结束指示，也自动地结束成膜步骤的功能。因此，由(3)式决定现在的膜厚THKn，i(t)，在现在的膜厚THKn，i(t)增大到比目标膜厚THKa，i(t)大的时刻，与结束成膜的膜厚算出法比较，无需等待计算现在晶片上的膜厚的时间、或到CVD装置1为止的传送延迟时间、关闭装置装载的气体供给泵时发生的延迟时间，就能够结束成膜，成膜的膜厚误差将减少。即使把(2)式内使用的温度经历数据Tn，i(t)变换为加热器的经历输出数据Ph，i(t)，机构上也没有问题，是可控制的。如以上，CVD装置1和CIM3可以用由相关系数Ai(t)的大小决定的两种方法结束成膜步骤。实际上，实行了成膜处理的晶片随后用膜厚测定机，测定实际的成膜膜厚THKR(步骤S4-1)。膜厚测定机借助于对CIM发送功能，把成膜膜厚数据THKR送给CIM3(步骤S4-2)。CIM3把从膜厚测定机送来的成膜膜厚数据THKR和从CVD装置1送来的经历温度变化数据Tn，i(t)、经历加热器输出变化数据Ph，i(t)作为时间数据td、te，把CVD装置状态初始数据，例如初始温度、炉内晶片枚数、成膜气体分压、成膜气体种类这样的数据和CIM3算出的相关系数Amin、τmax作为处理数据，保存在外部存储装置里。同时，给CIM3具有的成膜气体分压另外除成膜次数N(p)加1，存入外部存储装置里。除成膜气体分压外同一装置成膜次数N(p)每次变成2的倍数，就使基准成膜膜厚、激活能算出功能动作(步骤S3-29、30、31)。使用于步骤S3-30、31的参数是根据CIM3用膜厚测定机得到的膜厚信息和从CVD装置1送来的信息，用于运算膜厚使用的变数组。基准成膜膜厚、基准激活能算出功能，利用温度的倒数与成膜速度的对数成正比例，在同一气体分压条件下，利用两组处理数据，算出基准成膜速度Go，i(p)和激活能Eo，i。而且，将算出的数据与CIM3具有的基准数据之差除以除成膜气体分压外同一装置成膜次数N(p)的值反映到基准数据上。基准数据的反映采用以式来进行。[Go,i(p)]N(p)=N(p)-1N(p)[Go,i(p)]N(p)-1+1N(p)Go,i(t)---(6)]]>[Ea,i]N(p)=N(p)-1N(p)[Ea,i(p)]N(p)-1+1N(p)Ea,i(t)---(7)]]>N(p)除成膜气体分压外同一装置成膜次数成膜结束时，是Amin，i＜alpha的场合，并把与成膜处理数据对应的点加到Gtable，i(t)的表上。以上结束立即使CIM3成为待机状态，准备下一次成膜开始。另外，本发明不限于上述实施例。例如，上述实施例中，虽然说明CVD装置为单台的情况，但是以上的半导体制造系统对于CVD装置为多台的情况也能实施。进而，也可以应用于LP-CVD装置以外的其它类型CVD装置，进而并且也可以应用于CVD装置以外的成膜装置。并且，就上述实施例来说，包括各种阶段的发明，通过公开的多个构成要件的适当组合也能提取各种发明。例如，即使从实施例中所示的全部构成要件中删除几个构成要件，在能解决发明想要解决课题一节中叙述的课题的情况下，就能提取删除该构成要件的构成作为发明。此外，在不脱离本发明宗旨的范围内，有种种变形可以实施。如以上详细说明的那样，按照本发明，现在已经能够实现缩短成膜上需要的处理加工时间的半导体制造系统。权利要求1.一种半导体制造系统，其特征是具备包括收容衬底，并在该衬底上形成膜的成膜室和加热上述衬底的加热装置的成膜装置；包括检测上述成膜室的内部和外部至少一方温度的温度检测装置和根据用该温度检测装置检测的温度，控制上述加热装置使其以规定温度加热上述衬底的控制装置本体的温度控制装置；以及用上述加热装置加热上述衬底以后，而且用上述温度检测装置检出的温度实质上成为一定之前，决定上述膜的成膜结束时间的结束时间决定装置。2.根据权利要求1所述的半导体制造系统，其特征是上述结束时间决定装置是利用CIM的。3.根据权利要求2所述的半导体制造系统，其特征是上述CIM包括根据从上述成膜装置送来的信息，运算上述膜的膜厚的装置。4.根据权利要求3所述的半导体制造系统，其特征是还具备测定上述膜的膜厚的膜厚测定装置，上述CIM包括根据从上述膜厚测定装置得到的上述膜的膜厚信息和上述成膜装置送来的信息，校正为了运算上述膜的膜厚所用变数群的装置。5.根据权利要求2到4任一项所述的半导体制造系统，其特征是上述CIM，包括把接收用上述温度检测装置检出的温度信息的时间，校正为用上述温度检测装置检出上述温度的时间的校正装置。6.根据权利要求5所述的半导体制造系统，其特征是上述校正装置是包括根据用上述温度检测装置检出的温度信息和接收该信息的时间构成的具有上述CIM的温度经历数据，决定温度相关系数的相关系数决定装置。7.根据权利要求6所述的半导体制造系统，其特征是相关系数决定装置是把过去的基准温度经历数据与现在测定温度的温度经历数据之差使用于上述相关系数的决定。8.根据权利要求3所述的半导体制造系统，其特征是运算上述膜的膜厚的装置是使用上述相关系数的。9.根据权利要求1所述的半导体制造系统，其特征是上述CIM包括，运算现在成膜的膜的膜厚或预料成膜结束时间的运算装置。10.根据权利要求9所述的半导体制造系统，其特征是上述运算装置是根据与成膜速度的时间变化对应的表，运算现在成膜的膜的膜厚或预料成膜结束时间。11.根据权利要求9或10所述的半导体制造系统，其特征是上述CIM包括，用上述运算处理装置运算的现在成膜的膜的膜厚达到上述膜的目标膜厚时，把成膜成膜处理结束的指示送给上述成膜装置的装置。12.根据权利要求11所述的半导体制造系统，其特征是上述成膜装置包括在上述温度检测装置检出的温度超过规定的温度时，运行成膜处理的装置；或者上述CIM包括在上述温度检测装置检出的温度超过规定的温度时，将开始成膜的指示送给上述成膜装置的装置。全文摘要本发明实现一种半导体制造系统，能使CVD成膜所需要的处理加工时间的缩短。在用加热器加热晶片以后，而且由加热器检出的温度实质上变成恒定以前，利用CIM3，构筑决定成膜结束时间的结束时间决定部5。文档编号H01L21/205GK1438676SQ02154758公开日2003年8月27日申请日期2002年8月30日优先权日2001年8月31日发明者上村昌己,中尾隆申请人:株式会社东芝