在等离子室中包围半导体工件的导电挡圈的制作方法

专利名称：在等离子室中包围半导体工件的导电挡圈的制作方法
技术领域：
本发明涉及用于半导体制造的等离子室中包围工件的导电挡圈或环。
背景技术：
各种半导体制造处理，例如等离子辅助刻蚀或者化学气相沉积，在等离子处理室中进行。在室中，工件支撑部件或底座将半导体工件或衬底支撑在室内的处理位置。包括一种或多种反应物的等离子体被维持在室中邻近工件的位置，以便进行所希望的半导体制造处理。
处理室包括邻近工件的阴极，阴极被电容耦合到射频电源，以便在电极上产生相对于等离子体的负的直流偏压。偏压吸引离子轰击工件以促成所希望的制造处理。射频功率帮助提供维持等离子体所必需的激励。
在工件支撑部件上用于固定工件的卡盘可以是机械夹具，例如压紧环。更一般地，卡盘是具有施加了夹持电压的吸盘电极的静电吸盘。电介质包围吸盘电极，将它与工件和底座的任何金属部分电绝缘。
射频电源可以连接到吸盘电极或底座的金属主体部分，或者两者都连接。这些部件中无论哪些被连接到射频电源，都起处理室阴极电极的作用。
如果工件在其周界附近有裸露的金属，并且如果在裸露金属所处位置有大的电场，则有时会在裸露的金属和吸盘电极或金属底座主体之间产生电弧。电弧是非常不希望出现的，因为造成的电流和热量会损坏工件上的电类部件。增加形成电弧可能性的因素包括阴极上的高直流偏压、高夹持电压和在室内使用提高等离子体密度的磁场。

发明内容
本发明是一种能够减少或消除来自工件周界裸露金属的电弧的等离子室装置和方法。等离子室包括邻近工件的阴极电极。介电挡板围绕工件周界。导电挡圈也围绕工件周界并覆在电介质之上。
另一方面，本发明是包括上述介电挡板和导电挡圈的处理配套元件(process kit)。
我们发现导电挡圈如果具有充分低的电阻率则能起到基本上减少或消除电弧的作用。电阻率应当为0.1欧姆-厘米或更小，最好0.03欧姆-厘米或更小。
本发明的导电挡圈有利地减少或消除了从在工件周界的裸露金属放出电弧的风险。
和不具有介电挡板的处理配套元件比较，我们的介电挡板通过削弱工件周界之外的射频功率，在工件上有利地集中了更多的射频功率。另外，在具有起到聚焦环功能的高出的挡圈的处理配套元件设计中，通过削弱穿过处理配套元件的射频功率，介电挡板可以减少处理配套元件的腐蚀。


图1是本发明的等离子室的纵截面示意图。
图2是图1的介电挡板和导电挡圈的截面详图。
图3是具有不高出晶片表面的平的导电挡圈的另一个实施例的截面详图。
图4是具有不覆盖介电挡板高出部分的导电挡圈的另一个实施例的截面详图。
图5是具有单体的导电挡圈的另一个实施例的截面详图。
优选实施方式1.传统的处理室部件图2示出可在其中应用本发明的典型的半导体制造处理室。图示的室是适于刻蚀或化学气相沉积(CVD)的磁增强等离子室。在描述本发明的导电挡圈之前将先描述室的传统部件。
处理室是被圆柱形侧壁12、圆形底壁14和圆形顶壁或顶盖16围起的真空室。阳极电极18安装在顶盖16的底部，一般是电接地的。阳极电极可以被穿孔，起气体入口的作用，处理气体通过它进入室内。每个室壁12～16一般是金属的，尽管壁中的一些或者全部可以是半导体或者电介质。所有非电介质的壁一般被电接地，作为阳极的一部分起作用。
工件或衬底10，例如半导体晶片，被安装在工件支撑部件或底座20的基本平坦的正面(“正”面是面向阳极的底座表面)。底座一般被安装和支撑在室的底壁上(支撑底座的装置没有示出)。底座一般具有金属主体22，该金属主体22起下述的阴极电极的作用，但是，如果其他电极，例如嵌入静电吸盘电介质中的电极，被连接作为阴极电极，则底座主体不必是金属的。
虽然工件可以通过机械夹具在底座上固定到位，例如传统的压紧环，但是更一般地，底座的前部包括传统的静电吸盘24、26，起将工件紧靠底座正面牢固地固定的作用。如果工件是圆形半导体晶片，则底座正面是圆形的，底座和静电吸盘是圆柱形的。
用于静电吸盘包括至少一个吸盘电极24和包围吸盘电极的电介质26。吸盘的介电部分将吸盘电极与工件以及与吸盘后的金属底座主体22电绝缘。
操作静电吸盘的电压由“夹持”电源28提供。夹持电源的一个输出端连接吸盘电极。另一个输出端一般电接地，不过或者也可以连接到底座的金属主体部分。一般夹持电源输出可以是任一极性的直流电压。
吸盘电介质的周界最好稍微小于工件的周界——即工件稍微伸出吸盘电介质的周界——以便即使工件在被置于吸盘上时稍微偏离了中心，吸盘电介质也能保持被工件完全覆盖。保证工件完全覆盖吸盘电介质确保了工件保护吸盘不暴露于工件制造处理环境中潜在的有腐蚀或者有破坏性的物质。例如，在优选实施例中，工件是200mm硅晶片，吸盘电介质具有197mm的直径，所以晶片可以最多错位1.5mm也不暴露出吸盘电介质的任何部分。
底座位于静电吸盘之下的部分一般包括由金属，例如阳极氧化铝，构成的圆柱形主体22。底座主体一般具有大于静电吸盘的半径，只是提供用于将底座主体紧固到室的底壁或室结构的其他部分上的法兰。在图示的实施例中，阳极氧化铝底座具有比吸盘大25mm的半径。
真空泵，没有示出，通过排气集管30从处理室排气，维持处理室中总的气体压力在足够低的水平上以便于产生等离子体，一般在10毫托到20托的范围内，该范围的较低一端和较高一端一般分别用于刻蚀和CVD处理。
工件处理过程中，等离子体维持在处理室的在工件位置10和阳极电极18之间的区域中。通过激发包括一种或者多种反应气体的处理气混合物至等离子态而产生等离子体。通常要么是在处理室内激发等离子体(“就地等离子源”)，要么或者在其他室内激发等离子体(“远程等离子源”)并将等离子体泵入处理室中。
射频(RF)电源32通过一级或多级耦合电容器34连接到下列一个或多个室部件底座主体22、吸盘电极24或者嵌入在吸盘电介质26中的另外的电极(例如金属丝网)。这些部件中无论哪些连接到射频电源，都共同地组成处理室的阴极电极。在许多传统的装置和图示的优选实施例中，金属底座主体被连接到射频电源，以起到阴极电极的作用。
射频电源在阴极电极和接地阳极电极18之间提供射频电压，该射频电压帮助提供维持等离子体所需的激发能量。施加在阴极的射频电压还在阴极上产生相对于阳极电极和等离子体两者的时间平均负直流偏压，该偏压向阴极电极方向加速电离的处理气组分以轰击工件。
2.处理配套元件介电挡板和防护挡板为了在工件或衬底10的表面最大化活性反应组分和带电粒子的浓度，并从而最大化在工件上进行的等离子增强处理的反应速率，在等离子体和阴极电极之间的射频电流应当被集中在底座22正面上工件所占据的区域中。流过底座没有被工件覆盖的正面和侧面的射频电流相当于被浪费的射频功率，因为它没有直接对工件制造处理作出贡献。所以，通常用电介质来覆盖这样的底座表面，来减少流过这些表面的射频电流。图2示出了覆盖阴极侧面的介电圆筒36，以及位于在晶片10周界之外的底座顶面上并覆盖了底座顶面的环形介电挡板或挡圈40。
介电挡板40的轴向或纵向厚度最好应足够大，以提供在射频电源32的频率下充足的电阻抗。更具体地，阻抗应足够大，以对比于如果挡板不存在的话将在挡板所占区域产生的电流或功率密度，充分减弱通过挡板的射频电流密度或者射频功率密度。因而介电挡板最好至少和工件一样厚，例如，如果工件是常规的硅晶片，挡板厚度至少为0.7mm。介电挡板40的轴向形状将在后面讨论。
在许多半导体工件制造处理中，允许环形介电挡板或挡圈40的正面(即面向阳极电极的表面)暴露给等离子体。但是，当室要进行在工件上刻蚀介电材料的处理时，这种暴露是不希望有的。电介质的刻蚀处理一般会随工件上的电介质一起刻蚀介电挡板，因而腐蚀挡板，以致改变它的物理尺寸，并因而不良地改变工件制造处理的条件。从挡板上腐蚀出的化学物质的释放也会不良地改变工件制造处理的化学性质。
这个问题的一个传统的解决办法是提供覆在介电挡板上的环形抗腐蚀防护挡板或挡圈50、52。防护挡板应当由对处理室中所进行的工件制造处理的环境的腐蚀(例如，化学刻蚀或溅射刻蚀)比介电挡板更加具有抵抗力的非介电材料构成。因为在工件制造处理过程中，对防护挡板的一些腐蚀是不可避免的，所以防护挡板的材料最好应是不会由于这类腐蚀而污染工件的材料。在一个用于进行在硅衬底上刻蚀介电层的处理的处理室中，用于防护挡板的优选材料是硅，因为硅防护挡板的腐蚀不会污染硅衬底。当工件是硅时，金属防护环通常是不合需要的，因为即便少量的金属也会污染硅衬底。
在如图1和图2所示的优选实施例中，防护挡板由两个不同的部件组成硅顶环或外环50以及硅内环52。因为内环更靠近阴极电极和等离子壳层，所以内环通常腐蚀得比外环快很多。以分立的内环和外环来实现防护挡板使得更换内环的时候不用更换更大并因而更贵的外环。
因为介电挡板40和防护挡板50、52在处理室操作过程中被周期性的更换，所以它们一起被称作“处理配套元件”。介电挡板、覆于其上的硅防护环以及前面描述的全部其他处理室部件，在由Ke等人2000年9月20日提交的的美国专利申请SN 09/665,484中作了非常详细的描述，在本专利说明书中全文引用，作为参考。
在大多数处理室中，包括图示的优选实施例，处理配套元件的正面在邻近工件周界具有与工件近似共面的轴向形状，在径向更加向外的位置，沿同轴方向升高，超出工件的平面(即在工件平面前面)。具有围绕工件周界的高出部分的处理配套元件被称作“聚焦环”。在如图1和图2所示的实施例中，硅外环50高出工件平面，因而具有聚焦环的功能。
高出的聚焦环的主要功能是改善工件制造处理的空间均匀性。更具体地，高出的聚焦环改善了等离子体和反应物在工件周界附近分布的方位角的均匀性。另外，聚焦环可以被优化来改善工件制造处理的径向均匀性，即最小化工件周界附近和工件中心附近的工艺性能之间的差别。优化处理均匀性的聚焦环的尺寸通常应根据经验来确定。
在大多数处理中，高出的聚焦环的主要的效应是“遮盖(shadow)”效应或“耗尽(depletion)”效应，其中聚焦环阻挡活性反应组分向工件周边迁移的。当没有聚焦环时，工件周界附近的处理速率趋于更高。聚焦环的高度可以被优化，以便耗尽效应增加晶片周界附近的活性反应组分的耗尽，而更接近工件中心的耗尽。通常，增加晶片周界附近的活性反应组分的耗尽降低了周界附近的处理速率。其次，高出的聚焦环产生“约束(confinement)”或“停留时间(residence time)”效应，其中聚焦环增加晶片周界附近活性反应组分的停留时间，有可能提高或降低晶片周界附近的处理速率，这取决于所进行的具体处理的化学性质。除了影响处理速率之外，“耗尽”效应和“停留时间”效应还影响其他工艺性能参数，例如刻蚀处理中的选择性或者沉积处理中的薄膜品质。
第三，因为从等离子壳层向下加速的离子34与高出部分的面向内部的表面32相撞并向晶片反弹36(见图3)，所以高出的聚焦环产生“离子聚焦”效应，增加了晶片周界附近的离子通量。离子聚焦效应强烈依赖于晶片表面和高出部分面向晶片的表面32之间的角度，其中135°角(与垂直方向成45°角)被认为会向晶片中心产生最大的离子偏转。高出的聚焦环的第四个效应是轴向向上转移工件周界外面的等离子壳层，从而移动等离子壳层使之离工件周界更远，并从而降低活性反应组分在工件周界附近的浓度。
耗尽效应、停留时间效应、聚焦效应和等离子转移效应都随高度H的增加而趋于更显著。全部这些效应也受高出部分向内的表面32和晶片周界之间的径向间隙的影响。聚焦效应被认为在一定间隙(必须根据经验确定)下是最大的，然而其他三种效应随间隙的增大而逐渐减弱。
聚焦环设计的考虑因素在前面引用的美国专利申请SN 09/665,484中作了详细的讨论。
3.覆在介电挡板上的导电挡圈如果工件或者衬底10在其周界附近有裸露的金属，并且如果在裸露金属所处位置有大的电场，则有时会在裸露的金属和处理配套元件或吸盘电极之间产生电弧。
制造半导体器件时，通常要确定在离工件边缘一定距离之内没有材料会沉积到工件上，这个距离被称为“边缘禁区”。对于直径200mm的硅晶片，边缘禁区一般是3mm到5mm。要求一个边缘禁区的主要目的是避免自动机械抓住工件边缘时释放出微粒。
虽然通常金属不应该在工件边缘裸露，但是当在工件表面上沉积或刻蚀连续的层时，由于对准误差，会发生这样的裸露。如果因为对准误差造成金属物稍微延伸到边缘禁区之内，则由于其后的介电层或保护层未对准或边缘保护层的去除处理未控制好，它可能不会被其后的那些层完全覆盖。
电弧是非常不希望出现的，因为造成的电流和热量会损伤工件上的电类部件，并且电弧产生许多能够污染工件的小微粒。增加形成电弧可能性的因素包括阴极电极上的高直流偏压、高夹持电压以及在室内使用磁场来提高等离子体密度。
我们认为产生电弧的主要原因是在工件周界附近具有强径向分量的电场。我们认为径向电场是由阴极和地之间的射频电压、阴极直流偏压和夹持电压结合产生的。
在我们的发明中，通过覆在传统介电挡板40上并紧密包围工件周界的强导电挡圈，出现电弧的风险被显著地降低或消除。导电挡圈和工件周界之间的间隙最好尽可能小，或者零间隙。如果导电挡圈具有小于工件外半径(或周界)的内半径(或径向上的内边界)，以致工件周界接触导电挡圈的径向上的内部部分或重叠于其上，则可以实现该目的。
在优选实施例中，导电挡圈仅是替换了先前描述的抗腐蚀防护挡圈50、52。具体地说，如图1和图2所示的优选的导电挡圈50、52和传统的防护挡圈50、52是相同的，除了导电挡圈的材料具有小于或等于0.1欧姆-厘米的电阻率，最好小于或等于0.03欧姆-厘米。
导电挡圈可以用任何具有所要求的低电阻率的材料制造。例如，导电挡圈可以由金属、掺杂半导体、掺杂陶瓷或例如某些金属氧化物的导电陶瓷构成。为导电挡圈选择的材料最好也应当具有前面所描述的在防护挡板中所希望具有的其他性质，即(1)对工件制造处理环境的抗腐蚀性，和(2)当导电挡圈被腐蚀时不释放出会污染工件的物质。
前面已经说明，硅满足对于用作等离子室中的防护挡板以刻蚀硅晶片上的介电薄膜的这两个标准。由于相同的原因，对于用作我们的发明的导电挡圈50、52，硅也是优选的。不过，我们的发明要求使用电阻率比传统抗腐蚀防护挡板中的硅低很多的硅。这可以通过使用传统上用于增加硅电导率的任一种N型或P型掺杂物对硅进行掺杂来实现。硅的掺杂浓度必须足够大以便掺杂的硅具有0.1欧姆-厘米或更小的电阻率。
我们认为碳化硅如果被充分掺杂，足以将其电阻率降低到所要求的0.1欧姆-厘米或更小的水平，则它也能满足上述对于用作导电挡圈的标准。
虽然我们的发明并不限于这种理论，但是我们认为导电挡圈防止电弧的机理如下。因为其高电导率，导电挡圈在其全部表面上施加基本上相等的电位。这对于减弱邻近工件边缘的径向电场至少有两个好处。首先，在挡圈从工件周界径向向外延伸的距离内，电场在挡圈表面接近于零。其次，因为挡圈包围工件并且围绕工件的周边施加基本上相等的电位，所以沿着工件平面的电场被减弱。
和传统的没有介电挡板的设计相比较，我们的发明具有通过削弱工件周界之外的射频功率而在工件上集中更多射频功率的优点。另外，在具有起聚焦环作用的高出的挡圈的处理配套元件设计中，通过削弱穿过处理配套元件的射频功率，介电挡板能够减少处理配套元件的腐蚀。
4.对比测试我们将如图1和图2所示的本发明的实施例和对外挡圈或外环50以及内挡圈或内环52使用其他材料的处理配套元件相比较。具体地说，当进行传统的磁增强、等离子辅助处理来在200mm直径的硅晶片上刻蚀氧化硅和氮化硅介电层以产生衬垫的开口时，我们对电弧进行测试。用于测试的晶片在其介电层下具有图案化的金属物。晶片从两个不同生产批量中得到；来自第二批量中的晶片比来自第一批量中的晶片有更大的激起电弧的趋势。
我们通过几种方法探测电弧视觉检查处理后的晶片，视觉监视室内的闪光，以及连续监视阴极直流偏压、夹持电压和在射频电源和阴极之间反射的能量。我们把任何监视数据中的尖峰信号认为是电弧的证据。
例1导电外挡圈50和内挡圈52由以一定硼浓度掺杂的硅构成，其浓度使掺杂硅的电阻率在0.008到0.012欧姆-厘米的范围之内。我们没有观察到任何的电弧。结果与被掺杂硅是单晶硅还是多晶硅是无关的。
对照1为了比较，我们用传统外挡圈50和内挡圈52来代替，它们具有与前面段落中所描述的导电环同样的尺寸，但是是由电阻率大约为2欧姆-厘米的轻度掺杂硅构成。使用刻蚀处理和与测试本发明所用晶片相同的测试晶片，我们探测到许多电弧的情况，并观察到对来自全部两个批量的测试晶片的损伤。
对照2我们还比较了另外的相同的外挡圈50和内挡圈52，它们由具有105欧姆-厘米的非常高的电阻率的碳化硅构成。我们探测到许多电弧的情况，并观察到对来自全部两个批量的测试晶片的损伤。
例2例1中测试的导电内挡圈52具有3.6mm的轴向厚度。例2中我们用具有1.8mm厚度的导电内挡圈52来替代，其厚度是例1的内挡圈厚度的一半。我们把介电挡板在内挡圈下面的部分的厚度增加了1.8mm，以便处理配套元件占据与例1中相同的空间。例2中较薄的挡圈52表现得和例1中的较厚的挡圈相同；即我们没有探测到电弧的情况。所以，我们不认为使用比所测试的挡圈轴向厚度更厚的挡圈将有任何性能上的好处。较厚的挡圈的主要优点是它能够在必须被更换之前经受住更多的腐蚀，并且比较不易碎，使得它不易受到人工处理期间被人意外损伤的影响。
例3图3示出了本发明的另一个实施例，其中导电挡圈54仅是一个平面的环，具有和介电挡板44外径相同的外径。导电挡圈的上表面和晶片10的下表面共面，因而没有聚焦环延伸到工件平面之上(之前)。介电挡板44具有平坦的上表面以匹配导电挡圈54的平坦的下表面。在相同的测试条件下，例3的实施例表现得与例1和例2的实施例相同；即我们没有探测到任何电弧。这说明具有高出的聚焦环对获得本发明减少电弧的优点并不重要。
例4图4示出了本发明的另一个实施例，包括导电内挡圈52但不包括导电外挡圈50。在我们的测试中，该实施例中介电挡板46的尺寸与图2实施例中的介电挡板40和外挡圈52相组合的尺寸相同。导电内挡圈52与用于测试图2实施例的内挡圈是相同的。在相同的测试条件下，我们探测到一些电弧，但是比对照1和对照2中的少很多。具体地说，来自第一批量的晶片没有显示出任何电弧损伤，但是我们确实探测到被监视电压的尖峰信号，它表示了出现电弧的可能性。来自第二批量的晶片确实显示出电弧损伤。
例1、2和3比例4表现得好，这一事实说明总的径向宽度太小的导电挡圈50、52、54将不能获得对电弧最好的抑制。在例1、2和4中，内导电挡圈52具有5.7mm(104mm外半径减去98.2mm内半径)的径向宽度，其中4mm径向延伸超出晶片周界(即在晶片周界之外)，1.7mm在晶片后面(即下面)，100mm半径的晶片伸出静电吸盘周界1.7mm。例1中的外导电挡圈50和例3中的平面导电挡圈54具有134mm的外半径，所以例1和2中的导电挡圈具有延伸超出100mm半径晶片34mm的总径向宽度。
我们认为超出晶片周界的径向宽度是导电挡圈最重要的尺度。这些测试显示出如果挡圈如图3实施例一样延伸超出晶片周界至少4mm，则导电挡圈的电弧抑制性能将会更好，而最好是至少8mm。当挡圈如图2实施例一样延伸超出晶片周界至少34mm时，电弧抑制是极理想的。
前述测试中使用的部件的其他特性如下导电外挡圈50高出晶片表面之上(在晶片表面之前)6mm。静电吸盘电介质26是氮化铝的，10mm厚。介电挡板是石英的，在内挡圈52下面的厚度是6.3mm，在外挡圈50下面的厚度是11.4mm。
前述测试中使用的刻蚀处理的条件如下由电源32提供的射频功率为1500瓦特，频率为13.56MHz，在底座主体22上产生相对于接地的室壁-1500伏特的直流偏压。吸盘电源28向吸盘电极24提供相对于地电位的-800伏特电压。
室压是150毫托，刻蚀处理气体的流速是50sccm(标准立方厘米/分钟)CF4，30sccm CHF3，10sccm SF6，10sccm N2和100sccm Ar。
5.其他实施例图5示出使用一个整体的导电挡圈56代替分立的内挡圈50和外挡圈52的另一个实施例。电介质48与图2中的电介质40类似，除了上部的内径较大以适应整体的导电挡圈。我们认为该实施例会与图1和图2中的实施例表现相同。
我们认为传统上用于提高硅电导率的任何掺杂物都可以替代我们测试中所使用硼掺杂。如上所述，我们认为导电挡圈50、52、54、56可以由具有所需0.1欧姆-厘米或更小，最好0.03欧姆-厘米或更小的电阻率的任何材料构成，包括半导体和金属。
虽然本发明用例如“之上”、“之下”这样的方向性的语言来描述，这些说法仅是用来说明部件的相对位置，并不是它们相对于地球重力场的方位。本发明对其他部件取向同样有用，例如可用于取向朝下或朝侧面的工件处理。
权利要求
1.一种在工件上进行半导体制造处理的等离子室，包括具有面向所述室的内部区域的正面的阴极电极；用于固定工件的工件支撑部件，以便所述工件占据平行并邻近阴极电极正面的工件区；由介电材料构成、围绕工件区周界的挡板；和具有不超过0.1欧姆-厘米的电阻率、围绕所述工件区周界并覆在至少所述介电挡板的一部分之上的导电挡圈。
2.如权利要求1所述的室，其中，所述导电挡圈具有不超过0.03欧姆-厘米的电阻率。
3.如权利要求1所述的室，其中，所述导电挡圈具有0.008至0.012欧姆-厘米范围内的电阻率。
4.如权利要求1所述的室，其中，所述导电挡圈由半导体材料构成，该半导体材料具有足够的掺杂浓度，以使其具有不超过0.1欧姆-厘米的电阻率。
5.如权利要求1所述的室，其中，所述导电挡圈由掺杂硅构成。
6.如权利要求1所述的室，其中所述工件支撑部件包括金属底座主体，并且所述阴极电极是所述金属底座主体。
7.如权利要求1所述的室，其中所述工件支撑部件包括具有被吸盘电介质包围的吸盘电极的静电吸盘，并且所述阴极电极是所述吸盘电极。
8.如权利要求1所述的室，其中所述工件区由周界表征；所述导电挡圈具有在工件区周界之内的径向上的内边界；并且所述导电挡圈具有在工件区周界之外的周界。
9.如权利要求1所述的室，其中所述工件区由周界表征；并且所述导电挡圈具有与工件区周界基本上一致的内部边界。
10.如权利要求1所述的室，其中所述介电挡板具有面向所述室的内部区域的正面；并且所述导电挡圈完全覆盖介电挡板的正面。
11.如权利要求1所述的室，其中所述介电挡板由径向上的内部部分和径向上的外部部分组成；并且所述导电挡圈覆于介电挡板径向上的内部部分之上。
12.如权利要求1所述的室，其中，所述导电挡圈具有至少5.7mm的径向宽度。
13.如权利要求1所述的室，其中，所述导电挡圈在径向延伸超出工件区周界至少4mm。
14.如权利要求1所述的室，其中，所述导电挡圈在径向延伸超出工件区周界至少8mm。
15.如权利要求1所述的室，其中，所述导电挡圈具有至少0.7mm的厚度。
16.如权利要求1所述的室，其中，所述导电挡圈具有至少1.8mm的厚度。
17.如权利要求1所述的室，其中，所述导电挡圈具有足以对射频电流施加充足电阻抗的足够大的厚度。
18.一种适于在半导体制造处理室中安装在工件附近的处理配套元件，包括由介电材料构成、围绕工件周界的挡板；和具有不超过0.1欧姆-厘米的电阻率、围绕工件周界并覆在至少介电挡板一部分之上的导电挡圈。
19.如权利要求18所述的处理配套元件，其中，所述导电挡圈具有不超过0.03欧姆-厘米的电阻率。
20.如权利要求18所述的处理配套元件，其中，所述导电挡圈具有0.008至0.012欧姆-厘米范围内的电阻率。
21.如权利要求18所述的处理配套元件，其中，所述导电挡圈由半导体材料构成，该半导体材料具有足够的掺杂浓度，以使其具有不超过0.1欧姆-厘米的电阻率。
22.如权利要求18所述的处理配套元件，其中，所述导电挡圈由掺杂硅构成。
23.如权利要求18所述的处理配套元件，其中所述介电挡板具有面向所述导电挡圈的正面；并且所述导电挡圈完全覆盖介电挡板的正面。
24.如权利要求18所述的处理配套元件，其中所述介电挡板由径向上的内部部分和径向上的外部部分组成；并且所述导电挡圈覆于介电挡板的径向上的内部部分之上。
25.如权利要求18所述的处理配套元件，其中，所述导电挡圈具有至少5.7mm的径向宽度。
26.如权利要求18所述的处理配套元件，其中，所述导电挡圈在径向延伸超出工件区周界至少4mm。
27.如权利要求18所述的处理配套元件，其中，所述导电挡圈在径向延伸超出工件区周界至少8mm。
28.如权利要求18所述的处理配套元件，其中，所述导电挡圈具有至少0.7mm的厚度。
29.如权利要求18所述的处理配套元件，其中，所述导电挡圈具有至少1.8mm的厚度。
30.如权利要求18所述的处理配套元件，其中，所述导电挡圈具有足以对射频电流施加充足电阻抗的足够大的厚度。
31.一种等离子增强半导体制造方法，包括以下步骤在等离子室内部提供等离子体；在室内提供具有面向等离子体的上表面的阴极电极；在邻近阴极电极的上表面处固定工件；安放由介电材料构成的挡板，使其围绕工件周界；和安放电阻率不超过0.1欧姆-厘米的导电挡圈，使其围绕工件周界并使其覆在至少介电挡板的一部分之上。
32.如权利要求31所述的方法，其中，所述导电挡圈具有不超过0.03欧姆-厘米的电阻率。
33.如权利要求31所述的方法，其中，所述导电挡圈具有0.008至0.012欧姆-厘米范围内的电阻率。
34.如权利要求31所述的方法，其中，所述导电挡圈由半导体材料构成，该半导体材料具有足够的掺杂浓度，以使其具有不超过0.1欧姆-厘米的电阻率。
35.如权利要求31所述的方法，其中，所述导电挡圈由掺杂硅构成。
36.如权利要求31所述的方法，其中工件支撑部件包括金属底座主体，并且所述阴极电极是所述金属底座主体。
37.如权利要求31所述的方法，其中工件支撑部件包括具有被吸盘电介质包围的吸盘电极的静电吸盘，和所述阴极电极是所述吸盘电极。
38.如权利要求31所述的方法，其中所述工件区由周界表征；所述导电挡圈具有在工件区周界之内的径向上的内边界；并且所述导电挡圈具有在工件区周界之外的周界。
39.如权利要求31所述的方法，其中所述工件区由周界表征；并且所述导电挡圈具有与工件区周界基本上一致的内部边界。
40.如权利要求31所述的方法，其中所述介电挡板具有面向所述室的内部区域的正面；并且所述导电挡圈完全覆盖介电挡板的正面。
41.如权利要求31所述的方法，其中所述介电挡板由径向上的内部部分和径向上的外部部分组成；并且所述导电挡圈覆于介电挡板的径向上的内部部分之上。
42.如权利要求31所述的方法，其中，所述导电挡圈具有至少5.7mm的径向宽度。
43.如权利要求31所述的方法，其中，所述导电挡圈在径向延伸超出工件区周界至少4mm。
44.如权利要求31所述的方法，其中，所述导电挡圈在径向延伸超出工件区周界至少8mm。
45.如权利要求31所述的方法，其中，所述导电挡圈具有至少0.7mm的厚度。
46.如权利要求3 1所述的方法，其中，所述导电挡圈具有至少1.8mm的厚度。
47.如权利要求31所述的方法，其中，所述导电挡圈具有足以对射频电流施加充足电阻抗的足够大的厚度。
全文摘要
一种等离子室装置和方法，具有能够减少或消除来自工件周界上裸露的金属的电弧的处理配套元件。等离子室包括邻近工件的阴极电极。处理配套元件围绕工件周界。处理配套元件包括介电挡板和覆在介电挡板之上的导电挡圈。导电挡圈的电阻率为0.1欧姆
文档编号H01L21/205GK1531739SQ02807275
公开日2004年9月22日 申请日期2002年2月8日 优先权日2001年4月3日
发明者马绍铭, 拉尔夫·H·M·斯特劳贝, H M 斯特劳贝 申请人:应用材料公司