专利名称：只读存储器及其制造方法
技术领域：
本发明涉及一种非挥发性内存(NVM)，特别是涉及一种多阶只读存储器(ROM)及其制造方法。
背景技术：
屏蔽式只读存储器(Mask ROM)由许多晶体管单元所构成，每一晶体管单元作为一个内存单元。当需要进行程序化时，会将离子植入选定的存储单元的信道区，以改变选定存储单元的门限电压(threshold voltage)，此步骤也称之为编码植入，这样设定了每一存储单元的″开″或″关″的状态。存储单元形成在字符线(WL)和两相邻的比特线(BL)的区域。每一个存储单元可以储存二比特的数据，即逻辑″0″或″1″，其根据存储单元的信道区是否进行离子植入而定。
然而，当屏蔽式只读存储器进入深次微米半导体制作过程时，集成电路集积度越高，则表示半导体元的尺寸越小。当离子植入选定存储单元的信道区时，植入的过程可能发生对不准通道区的情况，而使晶体管的门限电压产生偏移。如果植入区对不准，可能是偏移到字符线或比特线的方向，则会直接导致只读存储单元的数据储存误差，且会干扰邻近的植入区而影响存储单元的操作效能，特别是在偏移到比特线方向的情况。
此外，在高密度的屏蔽式只读存储器(例如32M、64M或更高)方面，传统二阶的屏蔽式只读存储器还会占据晶片大量的面积。
发明内容
有鉴于此，本发明主要目的在于通过电压Vt植入和氧化制作过程进行编码，以提供一种多阶的只读存储器。
本发明的另一目的在于提供一种通过电压Vt植入和氧化制作过程进行编码以形成多阶只读存储器的方法。
本发明的另一目的在于提供一种可以通过接触窗进行编码的只读存储器布局。
本发明的另一目的在于提供一种可以通过接触窗、电压Vt植入和氧化制作过程进行编码的只读存储器布局。
本发明的另一目的在于提供一种嵌入式只读存储器(embedded ROM)。
为了达到上述目的，本发明提供一种通过电压Vt植入和氧化制作过程进行编码的多阶只读存储器，包括第一ROM编码层，具有第一门限电压，且进行第一电压Vt调整制作过程及形成薄栅极氧化层；第二ROM编码层，具有第二门限电压，且进行第二电压Vt调整制作过程及形成该薄栅极氧化层；第三ROM编码层，具有第三门限电压，且进行该第一电压Vt调整制作过程及形成厚栅极氧化层；以及第四ROM编码层，具有第四门限电压，且进行该第二电压Vt调整制作过程及形成该厚栅极氧化层。
本发明提供一种多阶只读存储器，包括第一只读存储单元，具有第一栅极、第一极和第二极；第二只读存储单元，具有第二栅极、第三极和第四极；第三只读存储单元，具有第三栅极、第五极和第六极；第四只读存储单元，具有第四栅极、第七极和第八极；第一字符线，连接该第一栅极和该第三栅极；第二字符线，连接该第二栅极和该第四栅极；第一比特线，连接该第二极和该第三极；第二比特线，连接该第六极和该第七极；以及第三比特线，其中每一个该第一、五、四和八极选择性连接或不连接至该第三比特线以进行编码。
其中每一个只读存储单元均有两种栅极氧化层的厚度和两种调整门限电压Vt的方法可供选择。因此，每一个只读存储单元均有四种编码可以选择。第一种ROM编码进行第一种电压Vt调整制作过程及形成薄栅极氧化层。第二种ROM编码进行第二种电压Vt调整制作过程及形成薄栅极氧化层。第三种ROM编码进行第一种电压Vt调整制作过程及形成厚栅极氧化层。第四种ROM编码进行第二种电压Vt调整制作过程及形成厚栅极氧化层。
本发明同时提供一种形成多阶只读存储器的方法，其中每一存储单元有两种不同厚度的栅极层和两种不同的电压Vt调整制作过程可供选择。首先，在定义完主动区后，进行阱区制作过程。而在形成阱区时，也同时进行电压Vt调整制作过程。第一种电压Vt调整制作过程为进行一道Vt离子植入，而第二种Vt调整制作过程为进行两道Vt离子植入。然后，形成两层不同厚度的栅极氧化层，以形成已编码的只读存储单元。
本发明同时提供另一种程序化方法，其通过接触窗控制只读存储单元是否连接至比特线来完成，当完成接触窗型只读存储器的电路布局晶体管的制作过程后，在晶体管上覆盖一层绝缘层，并在绝缘层中形成接触窗。之后，在接触窗和绝缘层上形成比特线，而每一存储单元可通过接触窗连接或不连接至比特线。
而且，第一种程序化方法和第二种程序化方法可以组成在一起，在此情况下，每一只读存储单元拥有五种ROM编码可以选择。第一种ROM编码为进行第一种Vt调整制作过程及形成薄栅极氧化层，以形成门限电压为Vt1的第一晶体管。第二种ROM编码为进行第二种Vt调整制作过程及形成薄栅极氧化层，以形成门限电压为Vt2的第二晶体管。第三种ROM编码为进行第一种Vt调整制作过程及形成厚栅极氧化层，以形成门限电压为Vt3的第三晶体管。第四种ROM编码为进行第二种Vt调整制作过程及形成厚栅极氧化层，以形成门限电压为Vt4的第四晶体管。第五种ROM编码为使第五晶体管不连接至比特线。
形成具有五种ROM编码的只读存储器的方法简述如下首先，在定义完主动区后，进行阱区制作过程。而在形成阱区时，也同时进行电压Vt调整制作过程。第一种电压Vt调整制作过程为进行一道Vt离子植入，而第二种电压Vt调整制作过程为进行两道Vt离子植入。然后，形成两层不同厚度的栅极氧化层，以此形成已编码的只读存储单元。接着，在晶体管上覆盖一层绝缘层，并在绝缘层中形成接触窗。之后，在接触窗和绝缘层上形成比特线，而每一存储单元可通过接触窗连接或不连接至比特线，对存储单元进行编码。
为使本发明上述目的、特征能更明显易懂，特举出较佳实施例并配合所附图式，作详细说明如下。
图1A至图1G为本发明的一种通过电压Vt植入和氧化制作过程进行编码的程序化方法的示意图；图2表示通过电压Vt植入和氧化制作过程进行编码形成具有四种不同门限电压的存储单元的读取电流范围图；图3表示传统的ROM布局电路图；图4表示另一种ROM布局电路图；图5表示接触窗型只读存储器布局电路图。
具体实施例方式
第一实施例在第一实施例中，将详细说明形成具有四阶存储单元结构的内存组件的方法，以及通过电压Vt植入和氧化制作过程进行编码的第一种程序化方法。
如图1A所示，提供半导体基底10，例如P型硅基底。该半导体基底10可区分成ROM单元区I和外围电路区II。接着，在半导体基底10中形成组件隔离结构12，例如浅沟槽隔离区(shallow trench isolation，STI)，以定义出组件主动区。
如图1B所示，接着利用光阻层14做为植入屏蔽，在半导体基底10中形成N阱区16。之后，再将光阻层14移除。
如图1C所示，接着利用光阻层18做为植入屏蔽，在半导体基底10中形成P阱区20。当形成P阱区20时，并同时进行第一种电压Vt植入制作过程，以调整门限电压。之后，再将光阻层18移除。
如图1D所示，接着利用光阻层22做为植入屏蔽，进行单元区Vt植入制作过程，以调整部分ROM单元区I的门限电压，如图中标示24处。之后，再将光阻层22移除。
因此，对P阱区20进行一道Vt植入制作过程，且对P阱区24进行两道Vt植入制作过程。
如图1E所示，在整个半导体基底10上形成第一栅极氧化层26，其厚度可以为70埃。其形成方法可以是氧化法。
如1F图所示，利用光阻层28做为蚀刻屏蔽，对第一栅极氧化层26进行图案化，使其转为如图所示的图案化的栅极氧化层26a。
如图1G所示，利用氧化法在整个半导体基底10表面上继续形成第二栅极氧化层30，其厚度可以为50埃。在此制作过程中，上述图案化的栅极氧化层26a也会被继续氧化而增加厚度，而形成如图所示的闸极氧化层26b。
接着在第一栅极氧化层26b和第二栅极氧化层30上形成控制栅极32，其厚度可以为2500埃。控制栅极32可以是通过化学气相沉积法沉积多晶硅，再进行微影蚀刻定义而成。
上述制作过程与传统的CMOS制作过程相似，且可以用于制造嵌式入只读存储器。而且，与传统的ROM制作过程相较，本发明可以避免比特线到比特线的漏电流问题的发生。
如上所述，因此有四种不同具有不同门限电压的ROM编码，请参考表1。第一种ROM编码具有门限电压Vt1，其进行一道Vt植入制作过程及形成薄栅极氧化层30。第二种ROM编码具有门限电压Vt2，其进行两道Vt植入制作过程及形成薄栅极氧化层30。第三种ROM编码具有门限电压Vt3，其进行一道Vt植入制作过程及形成厚栅极氧化层26b。第四种ROM编码具有门限电压Vt4，其进行两道Vt植入制作过程及形成厚栅极氧化层26b。每一个ROM单元均有四种编码可供选择。而这四种ROM编码可以通过读取电流的大小来区分。图2为具有四种不同的读取电流(Idsat)的ROM编码的只读存储单元。举例而言，对W/L＝0.3/0.24的NMOS而言，存储单元被编码而具有四种不同的门限电压Vt1、Vt2、Vt3和Vt4，且其读取电流约分别为0-0.016、0.063-0.078、0.122-0.137和0.187-0.201。因此，可以得到多阶存储单元。
表1
这四种ROM编码可以用在传统的ROM布局电流，如图3所示，或者用在如图4所示的新的ROM布局电路。每一个ROM单元具有四种上述编码方式可供选择。
就图3所示的传统的ROM布局电路而言，放置在相同列的晶体管C由字符线(WL)所控制，放置在相同行的源极和漏极分别由两条比特线(BL)所控制。
就图4所示的另一种ROM布局电路而言，每一晶体管C包括连接至字符线(WL)的控制栅极、以及第一极和第二极，其分别作为源极和漏极或反之。放置在相同行的晶体管C由字符线(WL)所控制，放置在两相邻列的晶体管C的第一极由比特线(BL)所控制，而第二极分别由上方列和下方列的两比特线(BL)所控制。
具体来说，比特线形成于第二金属层(ML2)，连接晶体管C的第一极和第二极至比特线BL和BL的导线形成于第一金属层(ML1)。在此情况下，图中在第一极和第二极上连接至导线处的黑点为接触窗插塞(CO)，在导线上连接至比特线BL的黑点为隔离窗插塞(VA)。
第二实施例在此实施例中，说明了另一种程序化的方法，可以取代传统的利用离子植入至选定的存储单元信道区的编码方法。因此，可以解决植入区对不准的问题。
在此实施例中，提供一种通过接触窗来进行编码的程序化方法，若晶体管(即存储单元)连接至比特线，则为″开″，或为逻辑状态″1″，若晶体管并未连接至比特线，则为″关″，或为逻辑状态″0″。
图5为适用于以接触窗进行编码的接触窗型只读存储器布局电路图。
如图5所示，在形成晶体管后，在晶体管上方覆盖一层绝缘层，并在绝缘层中形成接触窗。之后，在接触窗和绝缘层上形成比特线，而每一存储单元可通过接触窗选择连接或不连接至比特线，以此对存储单元进行编码。
就图5的接触窗型只读存储器布局电路图来说，每一个重复单元包括四个晶体管，例如T11、T12、T21和T22，晶体管T11和T21的第二极(即共享源极)连接至比特线BL1，晶体管T12和T22的第二极(即共享源极)连接至比特线BL2，四个晶体管的第一极(即漏极)经由接触窗连接至比特线BL1。
每一个晶体管通过连接到比特线BL1与否来进行编码。举例来说，晶体管T11、T21、T22经由接触窗连接至比特线BL1，而晶体管T12则没有连接到比特线BL1。因此，晶体管T11、T12、T21和T22记录了(1，0，1，1)的逻辑状态。
具体来说，比特线BL1、BL2、BL1、BL2、BL3形成于第二金属层(ML2)，连接晶体管C的第一极和第二极至比特线BL1、BL2、BL1、BL2、BL3的导线形成于第一金属层(ML1)。在此情况下，图中在第一极和第二极上连接至导线处的黑点为接触窗插塞(CO)，在导线上连接至比特线的黑点为隔离窗插塞(VA)。
第三实施例第一实施例和第二实施例所述的程序化方法可以互相组合而达到五阶的只读存储器。以下将结合图5作详细说明。
接触窗型只读存储器布局电路的每一个晶体管可以利用第一实施例所述的改变门限电压的方式进行编码，也可以利用第二实施例所述的连接到比特线与否的方式进行编码。
因此，每一个ROM单元有五种ROM编码可以选择。第一种ROM编码形成具有门限电压Vt1的第一晶体管，第二种ROM编码形成具有门限电压Vt2的第二晶体管，第三种ROM编码形成具有门限电压Vt3的第三晶体管，第四种ROM编码形成具有门限电压Vt4的第四晶体管，第五种ROM编码形成未连接至比特线的第五晶体管。这五种ROM编码可以通过读取电流的大小来分辨，因此达到多阶的目的。
综上所述，虽然本发明以前述的较佳实施例揭露如上，然而并非用以限定本发明，本发明的保护范围应以权利要求书界定的范围为准，本技术领域的普通技术人员，在不脱离本发明的精神和范围内所作的些许变动，均应包含在本发明的保护范围之内。
权利要求
1.一种只读存储器，其特征在于，包括第一ROM编码层，具有第一门限电压，且进行第一电压Vt调整制作过程及形成薄栅极氧化层；第二ROM编码层，具有第二门限电压，且进行第二电压Vt调整制作过程及形成该薄栅极氧化层；第三ROM编码层，具有第三门限电压，且进行该第一电压Vt调整制作过程及形成厚栅极氧化层；以及第四ROM编码层，具有第四门限电压，且进行该第二电压Vt调整制作过程及形成该厚栅极氧化层。
2.如权利要求1所述的只读存储器，其特征在于，该第一电压Vt调整制作过程为进行一道电压Vt植入制作过程，该第二电压Vt调整制作过程为进行两道Vt植入制作过程。
3.如权利要求1所述的只读存储器，其特征在于，还包括第一只读存储单元，具有第一栅极、第一极和第二极；第二只读存储单元，具有第二栅极、第三极和第四极；第三只读存储单元，具有第三栅极、第五极和第六极；第四只读存储单元，具有第四栅极、第七极和第八极；第一字符线，连接该第一栅极和该第二栅极；第二字符线，连接该第三栅极和该第四栅栅极；第一比特线，连接该第一极和该第五极；第二比特线，连接该第二极、该第三极、该第六极和该第七极；以及第三比特线，连接该第四极和该第八极，其中每一个所述第一、二、三和四只读存储单元具有所述第一、二、三和四ROM编码中的其中一种。
4.如权利要求1所述的只读存储器，其特征在于，还包括第一只读存储单元，具有第一栅极、第一极和第二极；第二只读存储单元，具有第二栅极、第三极和第四极；第三只读存储单元，具有第三栅极、第五极和第六极；第四只读存储单元，具有第四栅极、第七极和第八极；第一字符线，连接该第一栅极和该第三栅极；第二字符线，连接该第二栅极和该第四栅极；第一比特线，连接该第二极和该第三极；第二比特线，连接该第一极、该第五极、该第四极和该第八极；以及第三比特线，连接该第六极和该第七极，其中每一个所述第一、二、三和四只读存储单元具有该第一、二、三和四ROM编码中其中一种。
5.一种只读存储器的制造方法，其特征在于，包括提供基底，该基底具有只读存储单元区；在该只读存储单元区的该基底中形成阱区，其中该阱区可分为第一阱区和第二阱区；以第一电压Vt调整制作过程调整该第一阱区的门限电压；以第二电压Vt调整制作过程调整该第二阱区的门限电压；在该第一阱区的一部分和该第二阱区的一部分形成具有第一厚度的第一栅极氧化层；以及在该第一阱区的另一部分和该第二阱区的另一部分形成具有第二厚度的第二栅极氧化层。
6.如权利要求5所示的只读存储器的制造方法，其特征在于，该第一电压Vt调整制作过程为进行一道电压Vt植入制作过程，该第二电压Vt调整制作过系为进行两道电压Vt植入制作过程。
7.一种只读存储器，其特征在于，包括第一只读存储单元，具有第一栅极、第一极和第二极；第二只读存储单元，具有第二栅极、第三极和第四极；第三只读存储单元，具有第三栅极、第五极和第六极；第四只读存储单元，具有第四栅极、第七极和第八极；第一字符线，连接该第一栅极和该第三栅极；第二字符线，连接该第二栅极和该第四栅极；第一比特线，连接该第二极和该第三极；第二比特线，连接该第六极和该第七极；以及第三比特线，其中每一个该第一、五、四和八极选择性连接或不连接至该第三比特线以进行编码。
8.如权利要求7所述的只读存储器，其特征在于，每一个该第一、二、三和四只读存储单元具有以下其中一种编码第一ROM编码，具有第一门限电压，且进行第一电压Vt调整制作过程及形成薄栅极氧化层；第二ROM编码，具有第二门限电压，且进行第二电压Vt调整制作过程及形成该薄栅极氧化层；第三ROM编码，具有第三门限电压，且进行该第一电压Vt调整制作过程及形成厚栅极氧化层；以及第四ROM编码，具有第四门限电压，且进行该第二电压Vt调整制作过程及形成该厚栅极氧化层。
9.如权利要求8所述的只读存储器，其特征在于，该第一电压Vt调整制作过程为进行一道电压Vt植入制作过程，该第二电压Vt调整制作过程为进行两道电压Vt植入制作过程。
10.一种只读存储器的制造方法，其特征在于，包括提供基底，该基底具有只读存储单元区；在该只读存储单元区的该基底中形成阱区，其中该阱区可分为第一阱区和第二阱区；以第一电压Vt调整制作过程调整该第一阱区的门限电压；以第二电压Vt调整制作过程调整该第二阱区的门限电压；在该第一阱区的一部分和该第二阱区的一部分形成具有第一厚度的第一栅极氧化层；在该第一阱区的另一部分和该第二阱区的另一部分形成具有第二厚度的第二栅极氧化层；在该第一和第二栅极氧化层上形成控制栅极层，以形成具有不同门限电压的四种晶体管；形成绝缘层覆盖所述晶体管；在该绝缘层中形成多个接触窗；以及在该绝缘层和所述接触窗上形成比特线，其中，每一晶体管系藉由选择连接或不连接至该位线，藉此进行编码。
11.如权利要求10所述的只读存储器的制造方法，其特征在于，该第一电压Vt调整制作过程为进行一道电压Vt植入制作过程，该第二电压Vt调整制作过程为进行两道电压Vt植入制作过程。
全文摘要
本发明提供一种只读存储器及其制造方法。第一种程序化方法通过电压Vt植入和氧化法来调整只读存储单元的门限电压，以得到四阶只读存储器。第一种和第二种ROM编码分别具有门限电压Vt
文档编号H01L27/112GK1591878SQ0315535
公开日2005年3月9日 申请日期2003年8月27日 优先权日2003年8月27日
发明者陈盈佐, 黄仲仁 申请人:旺宏电子股份有限公司