专利名称：制造高效半导体器件的方法
技术领域：
本发明涉及一种制造半导体器件的方法，尤其涉及一种制造高效半导体器件的方法，其将缺陷的产生减至最小。
背景技术：
如众所周知的那样，在利用传统白光LED制造紫外线发光二极管(UV-LED)时，衬底的高缺陷密度降低了LED的光学效率。通常，当在蓝宝石衬底上生长GaN系化合物半导体时，因点阵失配而出现螺位错(threadingdislocation)，并且贯穿而抵达半导体表面，而不消失。在螺位错的传播过程中，其还延伸到InGaN有源层中，并成为非辐射复合中心，于是降低发光效率。据报道，包括具有高浓度In的InGaN有源层的蓝光LED或绿光LED对螺位错是不敏感的，但公知的是具有低浓度In的UV-LED对螺位错敏感。
通常，为了通过抑制点阵失配来将GaN层中起始生长的缺陷减至最少，用AlN、AlGaN、InGaN、ZnO或SiC形成缓冲层，或生长用于控制应力的多层结构。作为选择地，利用诸如外延横向附生(epitaxial lateral overgrowth)(ELOG)、PENDEO和LEPS的横向生长来选择性形成不受缺陷影响的区域。
图1和2分别为利用ELOG生长的传统LED的透视图和剖视图。
参见图1和2，第一GaN层13叠置在衬底11上，然后掩模层15在其上形成为条纹图案。掩模层15遮蔽了部分第一GaN层13，并防止了缺陷D的垂直生长，该缺陷因蓝宝石衬底11和第一GaN层13之间产生的点阵失配而出现。接着，在第一GaN层13和掩模层15上再生长第二GaN层17。
缺陷D的一部分未被掩模层15遮蔽，并在垂直方向上生长，如图1和2所示。靠近掩模层15生长的缺陷D环绕掩模层15，并在横向方向上生长。缺陷D在横向方向上自掩模层15的两侧向掩模层15的中心生长，然后再在垂直方向上自掩模层15中心周围生长。由于这种生长图案，缺陷D在掩模层15中心到其两侧的区域内受到抑制，于是局部提高了发光效率。
然而，根据传统的ELOG外延生长，缺陷D仍然保留在形成于掩模层15中的开口处。因此，在掩模层15的低缺陷区和其它高缺陷区之间出现发光效率的差异，于是降低了整个发光分布。此外，除了LEDs外的半导体器件也应利用将点阵失配降低到最小的技术制造。
发明内容
本发明提供了一种制造半导体器件的方法，其具有降低的点阵密度和均匀一致的缺陷分布。
根据本发明的一个方面，提供一种制造半导体器件的方法，其包括(a)在衬底上顺序叠置第一半导体层、掩模层和金属层；(b)使金属层阳极氧化，以将金属层转变成包括多个纳米孔的金属氧化物层；(c)利用金属氧化物层作为蚀刻掩模蚀刻掩模层，直到纳米孔延伸到第一半导体层的表面；(d)通过蚀刻去除金属氧化物层；以及(e)在掩模层和第一半导体层上沉积第二半导体层。
优选地，每个孔具有约10nm至500nm的直径，并占据整个面积的不到50％。
掩模层优选地形成至约50nm至500nm厚。
第一半导体层具有不同于衬底的点阵常数。
衬底由包括蓝宝石、Si、SiC、MgAl2O4、NdGaO3、LiGaO2、ZnO或MgO的无机晶体，包括GaP或GaAs的III-V族化合物半导体，以及包括GaN的III族氮化物半导体中的一种形成。
第一和第二半导体层由氮化物半导体形成，该氮化物为GaN、InGaN、AlGaN、AlInGaN或InGaNAs。
掩模层由多晶半导体、介电材料或金属形成。优选地，多晶半导体层为多晶硅或多晶氮化物，且介电材料为氧化硅、氧化钛或氧化锆。此外，金属为钛或钨，其具有1200℃或更高的熔点。
在步骤(c)中，蚀刻工艺为干蚀刻工艺，且还可以在纳米孔中沉积电荷存储材料。
在步骤(e)中，还在纳米孔中沉积电荷存储材料。
在本发明中，利用阳极氧化氧化铝技术形成纳米图案的掩模层。于是，缺陷密度降低，且可以获得均匀的缺陷分布。
通过参照附图详细说明本发明的优选实施例，本发明的以上和其它特征和优点将变得更清楚，其中图1是传统LED的示意性透视图；图2是图1的传统LED的示意性剖视图；图3A至3E是剖视图，示出根据本发明实施例的制造半导体器件的方法；图4是根据本发明实施例形成的LED的透视图；以及图5是根据本发明另一实施例形成的LED的剖视图。
具体实施例方式
现在将参照附图更全面地说明本发明，图中示出了本发明的优选实施例。
图3A至3E为剖视图，示出了根据本发明一实施例的制造半导体器件的一种方法，其能抑制缺陷的产生。
如图3A所示，在衬底31上顺序叠置第一半导体层33、掩模层35和金属层39。衬底31由自包括蓝宝石、Si、SiC、MgAl2O4、NdGaO3、LiGaO2、ZnO或MgO的无机晶体，包括GaP或GaAs的III-V族化合物半导体，以及包括GaN的III族氮化物半导体构成的组中选出的一种形成。由例如Ti形成的牺牲层可以间插在掩模层35和金属层39之间，以辅助掩模层35与金属层39的粘着。
如图3B所示，金属层39被阳极氧化，以形成其中排列有多个纳米孔的金属氧化物层39a。金属层39通常由铝形成，其通过阳极氧化变成氧化铝，允许在其表面上形成多个纳米孔。此处，每个孔优选地形成至100nm或更小的直径。
图3示出了干蚀刻工艺。即，将金属氧化物层39a用作蚀刻掩模来干蚀刻掩模层35。于是，金属氧化物层39a中排列的孔可延伸至第一半导体层33的表面。
在进行干蚀刻工艺后，利用蚀刻去除该金属氧化物层。结果，如图3D所示，仅具有纳米图案的掩模层35保留在第一半导体33上。掩模层35可以由多晶半导体、介电材料或金属形成。优选地，多晶半导体层为多晶硅或多晶氮化物，且介电材料为氧化硅、氧化钛或氧化锆。此外，该金属为钛或钨，其具有1200℃或更高的熔点。
第二半导体层38沉积在掩模层35和第一半导体层33上。于是，如图3E所示，完成了半导体器件。在利用具有纳米图案的掩模层35作为掩模来再生长第二半导体层38时，可以用选择性生长来防止缺陷的传播。此外，如果随后在纳米图案上再生长第二半导体层38，则可将在第二半导体层38和纳米图案之间的界面处的非正常缺陷分布减至最小，于是维持半导体器件的稳定结构。而第一和第二半导体层33和38可以由诸如GaN的氮化物半导体形成，但是可以根据半导体器件的类型使用各种材料。作为选择地，多个其它半导体层可以沉积在第二半导体层38上。
图4为如图3A至3E所示根据本发明实施例形成的LED的透视图。
参见图4，GaN缓冲层42叠置在蓝宝石衬底41上，且其中纳米孔排列成条纹形或六角形的SiO2层40构图在GaN缓冲层42上。n-GaN层43沉积在SiO2层40上。用于掩模层的SiO2层40防止了螺位错的传播，该位错在衬底41和GaN缓冲层42之间的界面上发生。于是，缺陷密度降低，且纳米孔均匀分布，使得能够有均匀的缺陷分布。用于下盖层的n-AlGaN层44、用于有源层的InGaN层45、以及用于上盖层的p-AlGaN层46顺序叠置在n-GaN层43上。n型电极48形成在n-GaN层43的台阶上，p型电极49形成在p-AlGaN层46上。
由于间插在GaN缓冲层42和n-GaN层43之间的SiO2层40防止了缺陷的传播，所以有源层45的发光效率增大。在本实施例中，SiO2层40形成为GaN缓冲层42和n-GaN层43之间的掩模层。然而，可以在n-GaN层43和n-AlGaN层44之间、或任何半导体层之间的界面上设置掩模层。在于每两个半导体层之间的界面上构图多个掩模层时，所得的上部和下部图案可以形成得彼此交叉。结果，缺陷密度可以显著减少，且可以获得均匀的缺陷分布。例如，通过穿过包括多个孔的第一掩模层的一部分而传播的位错不再传播且因构图成与第一掩模层和孔交叉的第二掩模层而被切断。通过使掩模层的纳米图案彼此交叉，缺陷密度可以大为降低，于是使得能够形成高效发光器件。
图5为根据本发明另一实施例的LED的剖视图，其中纳米孔用作量子点。
如图5所示，通过在下盖层54上构图掩模层55，然后对掩模层55的纳米孔填入电荷存储材料50，可制造具有量子点的发光器件。此处，附图标记51表示衬底，52表示缓冲层，53表示第一化合物半导体层，56表示上盖层，57表示第二化合物半导体层，58表示n型电极，59表示p型电极。
在有源层由根据本发明的具有量子点的掩模层形成的情形下，由于量子点中俘获的电子数目小，所以即使在低驱动电压下发光器件也可以发光。此外，缺陷生长可以被抑制，于是提高了发光效率。
虽然本发明已经参照其优选实施例得以具体显示和说明，但是本领域技术人员理解，在不脱离如所附权利要求所定义的本发明的精神和范围的情况下，可对其作各种形式和细节上的改变。例如，本领域技术人员可制造具有各种形状纳米图案的掩模层。
权利要求
1.一种制造半导体器件的方法，该方法包括(a)在衬底上顺序叠置第一半导体层、掩模层和金属层；(b)使该金属层阳极氧化以将该金属层转变成包括多个纳米孔的金属氧化物层；(c)利用该金属氧化物层作为蚀刻掩模蚀刻该掩模层，直到该纳米孔延伸到该第一半导体层的表面；(d)通过蚀刻去除该金属氧化物层；以及(e)在该掩模层和该第一半导体层上沉积第二半导体层。
2.如权利要求1所述的方法，其中，每个孔具有约10nm至500nm的直径。
3.如权利要求1所述的方法，其中，每个孔占据整个面积的不到50％。
4.如权利要求1所述的方法，其中，该掩模层形成至约50nm至500nm厚。
5.如权利要求1所述的方法，其中，该第一半导体层具有不同于该衬底的点阵常数的点阵常数。
6.如权利要求1所述的方法，其中，该衬底由包括蓝宝石、Si、SiC、MgAl2O4、NdGaO3、LiGaO2、ZnO或MgO的无机晶体，包括GaP或GaAs的III-V族化合物半导体，以及包括GaN的III族氮化物半导体中的一种形成。
7.如权利要求1所述的方法，其中，该第一半导体层和该第二半导体层由氮化物半导体形成。
8.如权利要求7所述的方法，其中，该氮化物半导体为GaN、InGaN、AlGaN、AlInGaN和InGaNAs中的一种。
9.如权利要求1所述的方法，其中，该掩模层由多晶半导体、介电材料和金属中的一种形成。
10.如权利要求9所述的方法，其中，该多晶半导体层为多晶硅和多晶氮化物中的一种。
11.如权利要求9所述的方法，其中，该介电材料为氧化硅、氧化钛和氧化锆中的一种。
12.如权利要求9所述的方法，其中，该金属具有1200℃或更高的熔点。
13.如权利要求12所述的方法，其中，该金属为钛和钨中的一种。
14.如权利要求1所述的方法，其中，该金属层由铝形成。
15.如权利要求1所述的方法，其中，在步骤(c)中，该蚀刻工艺为干蚀刻工艺。
16.如权利要求1所述的方法，其中，在步骤(e)中，还在该纳米孔中沉积电荷存储材料。
全文摘要
本发明公开了一种制造高效半导体器件的方法。该方法包括(a)在衬底上顺序叠置第一半导体层、掩模层和金属层；(b)使金属层阳极氧化以将金属层转变成包括多个纳米孔的金属氧化物层；(c)利用金属氧化物层作为蚀刻掩模蚀刻掩模层，直到纳米孔延伸到第一半导体层的表面；(d)去除金属氧化物层；以及(e)在掩模层和第一半导体层上沉积第二半导体层。本发明减小了缺陷密度，并促进了均匀的缺陷分布。
文档编号H01L21/20GK1518134SQ03158948
公开日2004年8月4日 申请日期2003年9月17日 优先权日2003年1月21日
发明者李庭旭, 刘址范, 孙哲守, 成演准 申请人:三星电子株式会社