专利名称：绝缘层上覆硅单晶芯片结构的制作方法
技术领域：
本实用新型提供一种绝缘层上覆硅(Silicon-On-Insulator，SOI)单晶芯片结构以及其制造方法，特别是一种在埋入氧化层上预先设置的孔洞内填入一金属层，使得此金属层能直接与导电塞电连接的SOI单晶芯片结构。
背景技术：
请参阅图1，图1为一公知技术的SOI单晶芯片结构20的示意图。SOI单晶芯片结构20包含有一单晶组件层(single crystal active device layer)22、一埋入氧化层(buried oxide layer)24位于单晶组件层22之下以及一硅基材接地层(silicon substrate ground layer)26位于埋入氧化层24之下，此SOI单晶芯片结构20另外包含有一电连接层(interconnect layer)27位于单晶组件层22之上。此单晶组件层22是用来布局SOI组件28，电连接层27是通过导电塞(conductive via)31的设置，使得SOI组件28能接地(电性连接至硅基材接地层26)以及提供一散热的途径。
SOI组件28需通过电连接层27以及导电塞31的设置，方能达成电性连接到硅基材接地层26的目的，而上述导电塞31的设置需贯穿单晶组件层22与埋入氧化层24。如果单纯只利用导电塞31来连接电连接层27以及硅基材接地层26，虽可达成让SOI组件28接地的目的，但其接地的接触电阻不是很理想。而且，因为埋入氧化层24的存在，使得此SOI组件28散热至硅基材接地层26的功能同样不是很理想。
因此，由上可知，上述的公知技术，在实际使用上，显然具有不便与缺失缺点，需加以改善。
发明内容
本实用新型的主要目的在于提供一种SOI单晶芯片结构，使其SOI组件接地的接触电阻和散热功能更优越。
本实用新型的另一目的在于提供一种利用晶片接合的方式来制造上述SOI芯片结构。
本实用新型的目的可通过如下措施来实现一种绝缘层上覆硅单晶芯片结构，包含有一单晶组件层，设有至少一绝缘层上覆硅组件；一埋入氧化层，位于该单晶组件层的下方；该芯片结构还包含一金属层，位于该埋入氧化层的下方及上述孔洞内；以及一硅基材接地层，位于该金属层的下方；该埋入氧化层的下表面的至少一预定位置处开设至少一孔洞；该芯片结构还包含一电连接层，设于该单晶组件层上，并与该单晶组件层的绝缘层上覆硅组件电连接。
该孔洞的上方且该芯片结构内贯穿地设有一导电塞，该导电塞两端分别与该电连接层和该金属层接触。
该导电塞外环绕设置一绝缘沟。
所述的孔洞为贯穿该埋入氧化层的通孔，设于该孔洞中的该金属层与该单晶组件层直接电连接。
所述的孔洞是以一阵列方式设置。
所述预定位置为一第一预定位置和一第二预定位置，分别对应设置有一第一孔洞和一第二孔洞，该第一孔洞与该第二孔洞是分别是由下往上贯穿与不贯穿该埋入氧化层，且有该金属层填入该第一孔洞与第二孔洞中，其中该第一孔洞中的该金属层与该单晶组件层直接电连接。
该芯片结构还包含一电连接层，设于该单晶组件层上，并与该单晶组件层的绝缘层上覆硅组件电连接。
对应该第二孔洞的垂直上方处均设置有一导电塞，该导电塞由该电连接层开始贯穿该单晶组件层且进入该埋入氧化层而与该金属层接触。
该导电塞外环绕设置一绝缘沟。
对应该第一孔洞的垂直上方处均设置有一导电塞，该导电塞由该电连接层开始贯穿该单晶组件层而与该金属层接触。
所述的第一孔洞与该第二孔洞是以一阵列方式设置。
本实用新型相对现有技术具有如下优点本实用新型的SOI单晶芯片结构是在埋入氧化层下方提供了一金属层。此金属层还填入位于埋入氧化层上预定位置所开设的孔洞，使得与电连接层连接的导电塞能通过与孔洞中的金属层接触，让SOI组件的接地以及散热功能都能因此而提升。
图1为公知技术的SOI单晶芯片结构的示意图；图2A为本实用新型SOI单晶芯片结构的第一实施例的示意图；图2B为本实用新型SOI单晶芯片结构的第一实施例的另一示意图；图3A为本实用新型SOI单晶芯片结构的第二实施例的示意图；图3B为本实用新型SOI单晶芯片结构的第二实施例的另一示意图；图4A为本实用新型SOI单晶芯片结构的第三实施例的示意图；图4B为本实用新型SOI单晶芯片结构的第三实施例的另一示意图；图5A为本实用新型SOI单晶芯片结构的第四实施例的示意图；图5B为本实用新型SOI单晶芯片结构的第四实施例的另一示意图；图6为本实用新型SOI单晶芯片结构的第五实施例的示意图；图7为本实用新型SOI单晶芯片结构制造方法的简化流程图；及图8为本实用新型SOI单晶芯片结构制造方法的另一简化流程示意图。
具体实施方式
本实用新型在埋入氧化层的至少一预定位置处设置有至少一孔洞，部分的金属层是填入孔洞之中，使得SOI组件能经由金属层电传导或热传导(或两者兼具)至硅基材接地层。孔洞深度可以选择贯穿整个埋入氧化层或是不贯穿埋入氧化层。当金属层所填入的孔洞属于贯穿埋入氧化层的孔洞类型时，单晶组件层将可直接与下方所填入的金属层电连接。本新型的金属层的主要作用即是做为另外一接地层使用，因为相对于原本做为接地层的硅基材而言，金属层(系统)的接地接触电阻以及散热功能都较的优越。
请参阅图2A，图2A为本实用新型的SOI单晶芯片结构的第一实施例的示意图。SOI单晶芯片结构50包含有一单晶组件层52、一埋入氧化层(BOX)53、一硅基材接地层54以及一金属层55。其中，埋入氧化层53的预定位置处设置有贯穿埋入氧化层53本身且直达单晶组件层52的孔洞56，部分金属层55将填入此孔洞56中。本实用新型的SOI芯片结构50另外包含有一电连接层57，使单晶组件层52上布局的SOI组件58能够借由电连接层57彼此电连接以及电连接至硅基材接地层54。单晶组件层52可直接电连接至硅基材接地层54。
请参阅图2B，图2B为本实用新型的SOI单晶芯片结构的第一实施例的另一示意图。SOI组件58欲电连接至硅基材接地层54时，另外有导电塞59的设置。由于本实施例中的金属层55已经填入至由下往上贯穿埋入氧化层53的孔洞56中，所以导电塞59只需要设置到能与孔洞56中的金属层55连接，即能达到让SOI组件58经由电连接层57电连接到硅基材接地层54的目的，虽然这里所述的金属层55亦提供另一接地层使用。导电塞59是由孔洞56的垂直方向设置。此外，SOI组件58在操作时所生的废热，通过金属层55的设置，将能以更具效率的方式排除。导电塞59另外包含有一绝缘沟(isolationtrench)61环绕其主体。金属层55可以由一单一金属材料或是多层金属所组成的复合金属层的金属系统中选出。孔洞56的设置位置可以为一阵列方式布局排列。
请参阅图3A，图3A为本实用新型的SOI单晶芯片结构的第二实施例的示意图。相对于图2A所示的实施例，本实施例同样包含有一单晶组件层71、一埋入氧化层72、一硅基材接地层73以及一金属层74。埋入氧化层72的预定位置处设置有由下往上的孔洞75，其中孔洞75的设置深度小于埋入氧化层72的厚度，也就是孔洞75并未贯穿埋入氧化层72。部分金属层74将填入此孔洞75中。本实用新型的SOI芯片结构70另外包含有一电连接层77，使单晶组件层71上布局的SOI组件78能够借由电连接层77彼此电连接。布局于孔洞75上方的SOI组件78在操作时所生的废热可以更具效率的方式传导硅基材接地层73。
请参阅图3B，图3B为本实用新型的SOI单晶芯片结构的第二实施例的另一示意图。SOI组件78欲电连接至硅基材接地层73时，需要另外有导电塞79的设置。由于本实施例中的金属层74所填入的孔洞75#非为一穿透埋入氧化层72的孔洞，所以导电塞79需要贯穿部分的埋入氧化层72，方能与金属层74连接。此外，SOI组件78于操作时所生的废热，通过金属层74的设置，将能以更具效率的方式排除。为了使导电塞79与金属层74连接方便起见，导电塞79同样是在孔洞75所在位置的垂直方向上设置，且导电塞还被一绝缘沟81所环绕。金属层74同样由一单一金属或是多层金属所组成的复合金属层中选出。孔洞75的设置点可以布局在SOI组件78的下方，亦可以为一阵列方式布局排列。
请参阅图4A，图4A为本实用新型SOI单晶芯片结构的第三实施例的示意图。第三实施例90同样包含有一单晶组件层92、一埋入氧化层94、一硅基材接地层95以及一金属层96。埋入氧化层94的预定位置处设置有由下往上贯穿埋入氧化层94本身且直达单晶组件层92的孔洞97，部分金属层96将填入此孔洞97中。本实用新型的SOI芯片结构90另外包含有一电连接层98，使单晶组件层92上布局的SOI组件99能够借由电连接层98彼此连接以及电连接至硅基材接地层95。SOI单晶组件层92可直接电连接至硅基材接地层95。
与图2A相比较，图4A所揭露的实施例唯一的不同在于孔洞金属层96与硅基材接地层95之间有一真空区(void)102的设置。该真空区102是由于金属层96较薄时生成的，可以减少金属材料的使用及减化可能发生的平整化(planarization)过程，进而降低生产成本。金属层96的材料选择，可以为一单一金属或是一由多层金属组成的复合金属层。孔洞97的设置位置可以为二阵列方式布局排列。
请参阅图4B，图4B为本实用新型SOI单晶芯片结构的第三实施例的另一示意图。图4B另外有一导电塞101的设置，该导电塞101同样包含有一环绕的绝缘沟103。由于金属层96已经填入至孔洞97之中，所以导电塞101只需要设置到能与孔洞97中的金属层96连接即可。
请参阅图5A，图5A为本实用新型的第四实施例的示意图。第四实施例110包含有一单晶组件层112、一埋入氧化层113、一硅基材接地层114以及一金属层115。埋入氧化层113的预定位置处设置有由下往上的孔洞116，其中孔洞116的设置深度小于埋入氧化层113的厚度，也就是孔洞116并未贯穿埋入氧化层113，而部分金属层115将填入此孔洞116中。本实用新型的SOI芯片结构110另外包含有一电连接层117，使单晶组件层112上布局的SOI组件119能够借由电连接层117彼此电连接。与图3A相比较，图5A所揭露的实施例唯一的不同在于孔洞内的金属层115与硅基材接地层114之间有一真空区123的设置。该真空区123是由于金属层115较薄时生成的，同样可以减少金属材料的使用及减化可能发生的平整化过程，进而降低生产成本。金属层115的材料选择，可以为一单一金属或是一由多层金属组成的复合金属层。孔洞116的设置位置可以为一阵列方式布局排列。
请参阅图5B，图5B为本实用新型的第四实施例的另一示意图。另外包含有一导电塞121的设置，导电塞121同样包含有一环绕的绝缘沟125。由于本实施例中的金属层115所填入的孔洞116并非为一穿透埋入氧化层113的孔洞，所以导电塞121需要贯穿部分的埋入氧化层113，方能与金属层115连接。孔洞116的设置方式可以为一阵列方式排列。至于金属层115的材料选择，可以为一单一金属或是一由多层金属组成的复合金属层。
请参阅图6，图6为本实用新型的SOI单晶芯片结构的第五实施例150的示意图。第五实施例150包含有一单晶组件层151、一埋入氧化层152、一硅基材接地层154以及一金属层155。在埋入氧化层152的第一预定位置处设置有一贯穿埋入氧化层152的第一孔洞156，以及于其第二预定位置处设置有一不贯穿埋入氧化层152的第二孔洞157。部分的金属层155是分别填入第一孔洞156与第二孔洞157中。SOI芯片结构150另外包含有一电连接层159，使单晶组件层151上布局的SOI组件161能够借由电连接层159彼此电连接并电连接至硅基材接地层154。此外，另外有导电塞163设置在第二孔洞157的垂直方向上，贯穿埋入氧化层152，与金属层155接触，以达到接地的效果。第一孔洞156的垂直方向上亦可设置导电塞163(未显示)。
此实施例150将可选择是否在填入孔洞的金属层155与硅基材接地层154间是否设置真空区(未显示)。导电塞163同样包含有一环绕其本身的绝缘沟164。不论是第一孔洞156或是第二孔洞157，其设置方式可以为一阵列方式排列设置。至于金属层155的材料选择，可以为一单一金属或是一由多层金属组成的复合金属层。
请参阅图7，图7为制造本实用新型的SOI单晶芯片结构方法200的简化流程图。此制造方法200包含有下列步骤步骤201提供一第一晶片；步骤202在此第一晶片的第一预定设置深度位置处植入氢离子层；
步骤203在第一晶片的上表面形成一氧化层；步骤204在氧化层的第三预定位置处形成一孔洞；步骤205在氧化层上继续形成一金属层，同时让部分金属层得以填入孔洞中；步骤206提供一第二晶片(handle wafer)；步骤207翻转第一晶片与设置在其上的金属层，使得金属层与第二晶片借由一晶片接合的方式在真空中接合(bonded in vacuum)；步骤208在植入氢离子的第一预定设置深度处切割第一晶片步骤209在切割后对第一晶片切割表面进行表面处理；以及步骤210结束。
本实用新型的SOI单晶芯片结构是利用一晶片接合的方式接合两晶片来完成。第一晶片一般来说提供了最终SOI单晶芯片结构的单晶组件层，同时也在此第一晶片的第一预定设置深度位置(以侧视的角度来看，是在此第一晶片的某预定平面深度)植入一氢离子层，此第一预定设置深度稍后将成为切割此第一晶片的切割平面位置。之后，在第一晶片的上表面形成一氧化层(步骤203)，并在氧化层的第三预定位置处形成孔洞(步骤204)，其中这些孔洞可完全蚀穿氧化层或是仅蚀去部分氧化层。步骤205为在氧化层上继续形成一由单一金属或是多层金属组成的复合金属层。由于氧化层有孔洞的设置，使得部分的金属层将会填入到孔洞中。步骤206继续提供一第二晶片做为硅基材接地层使用，之后把第一晶片加以翻转，使得金属层能与第二晶片能通过一晶片接合方法接合。步骤208所示为在第一预定设置深度位置处利用水刀(water jet)切割(split)第一晶片，稍后于此切割面对第一晶片进行表面处理，利用一化学机械研磨法(chemical mechanical polish，CMP)让切割面能更加地平整，以及利用氢气回火(hydrogen anneal)以修复在切割研磨过程中受损的表面晶格。
在切割完第一晶片后，本实用新型另外包含有一步骤于单晶组件层设置SOI组件，之后于单晶组件层上方设置一电连接层，使得布局在单晶组件层的SOI组件能经由电连接层彼此电连接。至于这些电连接层将另外通过导电塞的设置的步骤，而能与硅基材接地层电连接。导电塞是设置在孔洞的垂直方向上，同时随着孔洞开挖深度的不同，即贯穿氧化层与否，这些导电塞将会随之选择是否贯穿氧化层与填入孔洞的金属层电接触。导电塞将另外设置有一绝缘沟环绕其外。此外，本实用新型的制造方法包含有另一步骤在翻转后的第一晶片金属层与第二晶片(硅基材接地层)间形成一真空区。
请参阅图8，图8为本实用新型SOI单晶芯片结构制造方法的另一实施例250的简化流程图。此制造方法250包含有步骤251提供一第一晶片；步骤252在此第一晶片的第二预定设置深度位置处植入氢离子层；步骤253在第一晶片的上表面形成一氧化层；步骤254在氧化层的第一预定位置处形成至少一贯穿氧化层的孔洞；步骤255在氧化层的第二预定位置处形成至少一不贯穿氧化层的孔洞；步骤256在氧化层上继续形成一金属层，同时让部分金属层得以填入上述的孔洞中；步骤257提供一第二晶片；步骤258翻转第一晶片与设置在其上的金属层，使得金属层与第二晶片借由一晶片接合的方式在真空中接合；步骤259在植入氢离子的第二预定设置深度位置处切割第一晶片；步骤260在切割后对第一晶片切割表面进行表面处理；以及步骤261结束。
与图7所示的流程相较，图8的流程仅是针对不同种类的孔洞，即贯穿氧化层与否，分别有一独立步骤，即步骤254与255在整个流程中。其它关于导电塞以及环绕导电塞的绝缘沟的设置，还有对切割后的第一晶片的处理，包含CMP平整化及氢气回火甚至金属层与硅基材接地层(第二晶片)间关于真空区的设置，都与图7所揭示的方法相同。
权利要求1.一种绝缘层上覆硅单晶芯片结构，包含有一单晶组件层，设有至少一绝缘层上覆硅组件；一埋入氧化层，位于该单晶组件层的下方；其特征在于，该芯片结构还包含一金属层，位于该埋入氧化层的下方及上述孔洞内；以及一硅基材接地层，位于该金属层的下方；该埋入氧化层的下表面的至少一预定位置处开设至少一孔洞；
2.如权利要求1所述的绝缘层上覆硅单晶芯片结构，其特征在于，该芯片结构还包含一电连接层，设于该单晶组件层上，并与该单晶组件层的绝缘层上覆硅组件电连接。
3.如权利要求2所述的绝缘层上覆硅单晶芯片结构，其特征在于，该孔洞的上方且该芯片结构内贯穿地设有一导电塞，该导电塞两端分别与该电连接层和该金属层接触。
4.如权利要求3所述的绝缘层上覆硅单晶芯片结构，其特征在于，该导电塞外环绕设置一绝缘沟。
5.如权利要求1所述的绝缘层上覆硅单晶芯片结构，其特征在于，所述的孔洞为贯穿该埋入氧化层的通孔，设于该孔洞中的该金属层与该单晶组件层直接电连接。
6.如权利要求1所述的绝缘层上覆硅单晶芯片结构，其特征在于，所述的孔洞是以一阵列方式设置。
7.如权利要求1所述的绝缘层上覆硅单晶芯片结构，其特征在于，所述预定位置为一第一预定位置和一第二预定位置，分别对应设置有一第一孔洞和一第二孔洞，该第一孔洞与该第二孔洞是分别是由下往上贯穿与不贯穿该埋入氧化层，且有该金属层填入该第一孔洞与第二孔洞中，其中该第一孔洞中的该金属层与该单晶组件层直接电连接。
8.如权利要求7所述的绝缘层上覆硅单晶芯片结构，其特征在于，该芯片结构还包含一电连接层，设于该单晶组件层上，并与该单晶组件层的绝缘层上覆硅组件电连接。
9.如权利要求8所述的绝缘层上覆硅单晶芯片结构，其特征在于，对应该第二孔洞的垂直上方处均设置有一导电塞，该导电塞由该电连接层开始贯穿该单晶组件层且进入该埋入氧化层而与该金属层接触。
10.如权利要求9所述的绝缘层上覆硅单晶芯片结构，其特征在于，该导电塞外环绕设置一绝缘沟。
11.如权利要求7所述的绝缘层上覆硅单晶芯片结构，其特征在于，对应该第一孔洞的垂直上方处均设置有一导电塞，该导电塞由该电连接层开始贯穿该单晶组件层而与该金属层接触。
12.如权利要求7所述的绝缘层上覆硅单晶芯片结构，其特征在于，所述的第一孔洞与该第二孔洞是以一阵列方式设置。
专利摘要本实用新型提供一种绝缘层上覆硅单晶芯片结构，包含有一单晶组件层(active device layer)用来布局至少一SOI组件，一埋入氧化层(buried oxide layer)位于该单晶组件层的下方，一金属层位于该埋入氧化层的下方，以及一硅基材(silicon substrate)接地层(ground layer)位于该金属层的下方；埋入氧化层的至少一第一预定位置处设置有至少一第一孔洞，而在至少一第二预定位置处设置有至少一第二孔洞，第一孔洞与第二孔洞分别贯穿或不贯穿埋入氧化层，且部分金属层填入第一孔洞与第二孔洞之中，使得SOI组件能经由金属层电热至硅基材接地层；本实用新型的SOI单晶芯片结构的S0I组件具有更优越的接地的接触电阻和散热功能。
文档编号H01L21/70GK2613883SQ0324462
公开日2004年4月28日 申请日期2003年4月4日 优先权日2003年4月4日
发明者钱家錡, 黄宏达 申请人:威盛电子股份有限公司