专利名称：包括磁性材料的电子电路的磁屏蔽的制作方法
技术领域：
本发明涉及一种半导体器件。
更具体地说，本发明涉及一种用于包括磁性材料的半导体器件的改进的磁屏蔽。
背景技术：
来自外部磁场的干扰在包括磁性材料的半导体器件中是一个严重的问题。这种器件可能包括磁场传感器、磁阻随机存取存储器(下文称为“MRAM”)器件等，并且通常利用磁化矢量的取向用于器件的操作。在MRAM器件中，例如非易失性存储器状态的稳定性、读/写周期的可重复性和存储器元件至元件开关磁场的均匀性是这种器件设计特征的三个最重要方面。这些特征取决于磁化矢量的行为和特性。
在MRAM器件中存储数据通过如下过程实现应用磁场并使在MRAM器件中的磁性材料磁化到两种可能的存储状态中的一种。调用数据是通过感测在MRAM器件在两种状态之间的电阻差实现的。写磁场通过使电流流过磁结构外部的导电线或者流过磁性结构本身形成。
如果磁场在写的过程中施加到MRAM器件，则进入MRAM器件的总的磁场小于写所要求的磁场，这可能造成编程错误。此外，典型的MRAM结构具有多个位，这多个位在对一个MRAM器件编程时暴露在磁场中。这些选择一半的MRAM器件对来自外部磁场的意料之外的编程特别敏感。此外，如果磁场足够大，则即使在不存在编程电流的情况下，通过外部磁场也可能无意地开关MRAM器件。
降低磁场干扰的影响的方法是对电子电路部件进行磁屏蔽。已有技术的磁屏蔽方案通常涉及使用包围器件的盖子或罩子，其中盖子或罩子可以连接到地电位。然而已有技术的屏蔽方案通常太昂贵并且不容易与磁性器件集成。
因此，本发明的一个目的是提供一种用于包括磁性材料的电子电路的新颖的改进磁屏蔽方案。
发明内容
为实现上述和其它的目的和优点，本发明公开了一种屏蔽的电子集成电路，该屏蔽的电子集成电路包括衬底和在所说的衬底上提供的电子集成电路。在优选的实施例中，电介质区设置在该衬底和电子集成电路上，其中衬底和电介质区形成了外表面。磁性材料层形成在衬底和电介质区的外表面上，其中磁性材料层使用电化学淀积进行淀积以使衬底、电介质区和磁性材料层都集成在一起。
在优选实施例中，磁性材料层的电化学淀积通过如下过程形成在衬底和电介质区的外表面上设置粘胶层，并在粘胶层上形成籽晶层，其中籽晶层随后浸入在电化学淀积槽中。在优选实施例中，籽晶层包括导电材料比如铜，以及电化学淀积槽包括磁性屏蔽材料比如镍-铁(NiFe)、镍-铁-钼(NiFeMb)、镍-铁-钴(NiFeCo)等。此外，一部分磁性材料层可以使用磁性环氧树脂或其中悬浮有的铁磁性或超顺磁性颗粒的类似的模制材料形成。
通过下文结合附图的优选实施例的详细描述，本领域普通技术人员将会容易理解本发明的前述和进一步的更具体的目的和优点。
附图1所示为根据本发明的屏蔽的电子电路设备的制造的步骤的剖视图；附图2所示为根据本发明的屏蔽的电子电路设备的制造的步骤的另一剖视图；附图3所示为根据本发明的屏蔽的电子电路设备的制造的步骤的剖视图；
附图4所示为根据本发明的屏蔽的电子电路设备的制造的步骤的剖视图；附图5所示为根据本发明的屏蔽的电子电路设备的制造的步骤的另一剖视图；附图6所示为根据本发明的屏蔽的电子电路设备的制造的步骤的另一剖视图，说明了触点焊盘的形成；附图7所示为根据本发明的屏蔽的电子电路设备的制造的步骤的剖视图；附图8所示为根据本发明的屏蔽的电子电路设备的制造的步骤的另一剖视图；附图9所示为根据本发明的屏蔽的电子电路设备的制造的步骤的剖视图；附图10所示为根据本发明平行于屏蔽的电子电路设备的长度取向的磁场的幅值的曲线图；附图11所示为根据本发明垂直于屏蔽的电子电路设备的长度取向的磁场的幅值的曲线图；附图12所示为根据本发明具有屏蔽的金属支撑的屏蔽的电子集成设备的剖视图；附图13所示为典型的磁性材料和包括其中悬浮有的超顺磁性颗粒的环氧树脂的磁性材料的磁滞曲线图。
具体实施例方式
现在转到附图1，所示为根据本发明的屏蔽的电子集成电路设备5的简化的剖面视图。设备5包括具有厚度11的衬底10，其中衬底10具有表面17和表面16。电子集成电路15提供在所说的表面17上。在本实施例中，集成电路15包括多个MRAM位14，但应该理解的是，也可以包括其它的磁阻器件。此外，应该理解的是，虽然为了方便示出了三个MRAM位，但是在磁性存储器位的阵列的周围，完整的器件阵列或控制/驱动器电路可以作为电路片形成衬底10上。此外，集成电路15通常包括能够将信号发送给电路15和从其中接收信号的互连和触点焊盘，但为了简洁，没有示出这些互连和触点焊盘。
在优选的实施例中，电介质区12设置在衬底10的表面17以及电子集成电路15上，其中电介质区12包括表面18。在优选的实施例中，电介质区12可以包括氮化硅(SiN)、氮氧化硅(SiON)、聚酰亚胺或其组合。电介质区12用作钝化层和应力缓冲层，并被选择使其具有理想的热膨胀系数以避免由于电介质区12和随后形成的层的弹性变形引起的断裂。
在优选的实施例以及如附图12所示，粘胶层36淀积在电介质区12的表面18上。籽晶层28淀积在粘胶层36上。然而，应该理解的是粘胶层36的可选择的，但是在本优选实施例一种包括它以增强籽晶层28的粘合。如附图3所示，光致抗蚀剂层19设置籽晶层28上并被构图和蚀刻以在集成电路15的附近形成沟38。
在优选实施例中并如附图4所示，磁性材料层30通过对籽晶层28电镀形成在沟38内。现在转到附图5，清除光致抗蚀剂层19并通过湿或干蚀刻对层28和36进行构图以使层28和36被夹在磁性材料30和电介质区12之间。此外，在优选实施例中，衬底10变薄到小于厚度11的厚度13以形成表面21。然而，应该理解的是薄衬底10是可选择的，但在优选实施例中包括这个步骤以改善磁性屏蔽的特性，如下文分别讨论。
包括光致抗蚀剂层19和随后的清除层28和36的湿蚀刻步骤，用以降低在电路片的边缘上的多个触点焊盘不通过层36、38或30电短路在一起的可能性。触点焊盘一般用于提供到与电路15电连接的互连和来自该互连的信号路径，其中引线接合设置在触点焊盘上。
通过在电介质区12中负性下部切割，可以免除光致抗蚀剂层19和随后的湿蚀刻步骤。附图6所示为紧接具有表面45的触点焊盘44的、具有磁性材料形成层的集成电路15的集成电路部分42。如附图6所示，在触点焊盘44的附近的电介质区12被构图和蚀刻以形成具有负性侧壁的沟46。结果，在粘胶层36和籽晶层28淀积在电介质区12的表面18上时，层36和28的一部分也淀积在表面45上。然而，负性侧壁将使在表面18上设置的层36和28与在表面45上设置的层36和28分离。因此，在电镀磁性材料层30时，磁性材料层30仅形成在表面18附近设置的籽晶层28，因为触点焊盘44被电隔离。
磁屏蔽也可以提供在底部表面20上。在优选的实施例中，粘胶层40设置在衬底10的表面21上，如附图7所示。籽晶层24设置在粘胶层40上。然而，应该理解的是粘胶层40是可选择的，但在本优选实施例中包括它以增强籽晶层24的粘合。在优选实施例中，磁性材料层26通过在籽晶层24上电镀形成。在优选实施例中，粘胶层36和40包括钛化钨(TiW)，然而，应该理解的是，粘胶层36和40也可以包括其它合适的材料，比如氮化钛(TiN)、氮化钽(TaN)或钽(Ta)。此外，籽晶层24和28可以包括铜或具有比在磁性材料层26和30中包含的材料更小惰性(noble)的另一适合的导电材料。此外，使用化学气相淀积(下文称为“CVD”)、物理气相淀积(下文称为“PVD”)等也可以淀积层24、28、36和40。
此外，磁性材料层26和30可以包括镍-铁(NiFe)、镍-铁-钼(NiFeMb)、镍-铁-钴(NiFeCo)、镍-铜-铬-铁(NiCuCrFe)或其合金，但应该理解的是，也可以使用其它的材料。例如，高导磁率(mu)金属比较适当，其中高导磁率金属和它的成分对于本领域普通技术人员来说是十分公知的，在此不需要进一步详细解释。磁性材料层26和30可以包括具有足够高的导磁率以将集成电路15从磁通量屏蔽开并在冶金上可与其它的材料结构相容的任何适合的材料。
导磁率衡量材料在磁场的影响下传输磁通量的能力。具有导磁率的材料能够使磁性材料的微型结构通过磁畴的对齐磁化而传导磁场。包括磁畴的材料是铁磁材料。铁磁材料容易被磁化，因此表现为一种非常有效的磁屏蔽材料。
此外，在优选实施例中磁性材料层26和30分别包括比在籽晶层24和28中包括的材料更大惰性的材料以促进粘附。此外，应该理解的是，在某些实施例中磁性材料26和30可以同时被电镀。
形成磁性材料层26和30的方法涉及使用电化学淀积(比如在优选实施例中的电解电镀)以形成所需的层。然而，应该理解的是，也可以使用其它的电化学淀积技术比如无电镀或沉浸，其中制造步骤一般不同。电化学淀积用于形成各种层以改善薄膜均匀性控制并消除对复杂且昂贵的真空淀积工具的需要。此外，通过使用电化学淀积，在更短的时间内可以形成厚层。电化学淀积是本领域普通技术人员十分公知的技术，在此省去对其的进一步详细描述。
在另一实施例中，一部分磁性材料层26和30可以包括非晶磁性材料或者毫微结晶磁性材料。一部分磁性材料层26和30也可以包括在非磁性基材中悬浮的多种铁磁或超顺磁性颗粒。非磁性基材可以包括环氧树脂、聚合物、金属或其它的适合的非磁性基材材料。环氧树脂是一种能够形成紧密的交联聚合物结构的热固性树脂，其特征在于韧性、强粘合力和低收缩性，并且专用于表面涂层和粘合。
现在转到附图8，在优选实施例中电子集成电路5被切割成具有宽度9和侧面20和22的电路片7。本领域普通技术人员十分公知的是，在多个集成电路被切割成单个电路片之前它们通常形成在相同的衬底上。这个步骤降低了成本并且允许制造多个几乎相同的集成电路。然而，应该理解的是，在某些实施例中，也可以提供单个电路片，其中这个步骤是可选择的。
在优选实施例中并且如附图9所示，磁性材料层32形成在侧面20上并且磁性材料层34形成在侧面22上，其中电子集成电路5基本被磁性材料层包围。应该理解的是部分磁性材料层32和34可以包括其中悬浮铁磁或超顺磁性颗粒的磁性环氧树脂等。
现在转到附图10，所示为与电路片7的长度9平行取向的磁场幅值(奥斯特)的曲线图。附图10的数据是在二维数值静磁仿真的结果。然而，使用三维仿真可以获得类似的结果。仿真包括施加具有与电路片7的长度9的平行的磁场矢量的50奥斯特的磁场。然后沿与表面17平行并紧接集成电路15的线测量磁场幅值。
为了说明的目的，在三种条件下执行仿真，其中假设磁性材料层26，30，32和34具有等于大约20微米的厚度72。然而，应该理解的是层26，30，32和34可以具有的不同的厚度，但为了讨论的方便，在本实施例中假设具有厚度72。此外，为了说明的目的，假设磁性材料层26，30，32和34具有2000的导磁率和1特斯拉的饱和通量密度。也是在本实例中，假设长度9大约为5毫米。
在附图10中包括的一种仿真(曲线62)是具有如附图7中所示的电路片7，其中电路片7通过磁性材料层26和30屏蔽并且厚度13大约27密耳(千分之一英寸)。曲线62显示在磁场矢量平行于长度9取向时磁性材料层26和30使得在电路片7里面的磁场降低到了大约零奥斯特。
可以以几种方式理解磁场屏蔽效应。一种解释是因为它的高导磁率对于磁场通过磁屏蔽材料特别有利。另一等效的解释是磁荷主要形成在磁屏蔽材料的端部以使来自磁荷的磁场趋向于抵消所施加的磁场。这个实例表明为了屏蔽较大的磁场而不饱和，磁场屏蔽材料应该较厚或者具有较大的饱和通量密度。如果磁通量密度增加超过饱和值，则磁场一般穿过磁屏蔽。
附图7示出了电路片7的另一仿真(曲线60)，其中电路片7通过磁性材料层26和30屏蔽，并且厚度13大约是13密耳。在本实例中，厚度13越小，所施加的磁场的屏蔽作为电路片7中的距离的函数发生越快。磁场降到零的特征距离大约是在磁屏蔽层之间的距离，这意味着随着厚度13的减小提供了更好的磁屏蔽。
附图8示出了电路片7的另一仿真(曲线61)，其中电路片7通过磁性材料层26，30，32和34屏蔽，并且厚度13大约为27密耳。在磁性侧壁32和34包括在电路片7上时，几乎一到电路片7的里面，磁场就降低到大约零奥斯特。这种设计是有利的，因为磁性电路可以设置到紧接电路片7的侧面而没有磁性干扰，因此，增加了可形成集成电路15的可用的表面15的大小。通过增加可用表面15的大小，将会降低制造屏蔽的电子集成电路5的成本。
附图11所示为垂直于电路片7的长度9取向的仿真的磁场幅值(奥斯特)的曲线图。附图11的数据是二维数字静磁仿真的结果。然而，使用三维仿真也可以获得类似的结果。在本实例中，仿真包括施加具有垂直于电路片7取向的磁场矢量的50奥斯特磁场。在附图11中包括如附图8中所示的电路片7的曲线68和如在附图7中所示的电路片7的曲线70。在本实例中，在磁性层32和34包括在电路片7上时，极大地改进了垂直磁场的磁屏蔽，这表明磁壁对平面磁场之外屏蔽有益。
这种结果的原因在于层26和30在垂直方向上是不可透过的，因为在薄膜的去磁化场的平面之外。然而，层32和34确实在垂直方向上具有极大的导磁率，因此连同层26和30一起可以提供磁屏蔽。
现在转到附图12，附图12所示为屏蔽的电子集成电路设备50的另一实施例，其中具有集成电路15的衬底10安装到具有粘合剂(未示)的金属支撑52。金属支撑52例如可以包括引线框、球栅阵列等。金属支撑52可以包括磁性材料以增加它的磁屏蔽能力。支撑52也包括触点焊盘54和金属引线56，其中引线接合60设置成形成所示的与MRAM位14和触点焊盘54的电触点。屏蔽材料层58然后形成在衬底10和金属支撑52的附近。
在某些实施例中，屏蔽材料层58可以包括磁性环氧树脂或其中有悬浮的铁磁或超顺磁性颗粒的类似的模制材料。此外，金属支撑52可以具有其上电镀的磁性材料层，或者由磁性材料制成，因此衬底10基本由磁性材料层包围。在另一实施例中，通过在非磁性基材中悬浮的超顺磁性颗粒提供屏蔽，以使集成电路15基本被非磁性基材包围。非磁性基材可以包括环氧树脂、聚合物、金属等。
一般地，非磁性基材中悬浮颗粒的尺寸应该在几十微米的数量级。然而，这种颗粒有时具有不理想的磁性特性，如在附图13中所示的磁滞曲线80所示。较大的剩余磁化Mr或矫顽力Hc阻碍了磁性材料最佳地屏蔽集成电路15。此外，更大的颗粒的磁性特性敏感地取决于颗粒成分、制造方法、形状等。
为获得如在附图13中所示的更理想的磁滞回线82，在磁性环氧树脂中悬浮的颗粒的尺寸可以被选择为使它们变为超顺磁性的。随着颗粒尺寸减小，在环氧树脂中的磁性颗粒由于热激励的作用去磁化。这种效应称为超顺磁化，在特定的频率下测量时，导致颗粒的零剩余磁化Mr和零矫顽力Hc。
获得超顺磁化特性的颗粒尺寸大约1微米或者更小。然而，如果颗粒尺寸太小，则热去磁化效应变得太强并且导磁率降低。对于非常有效的磁场屏蔽，超顺磁化颗粒的导磁率非常高(即大约1000-10,000)。超顺磁化颗粒的附加优点在于在它们的磁特性方面它们是各向同性。
颗粒的热去磁化的时间大致给定为τ＝τ0exp[KV/κT]，这里τ0是1纳秒的数量级，K是磁性各向异性，V是颗粒的体积，κ是玻尔兹曼常数，以及T是温度。由于对于给定的磁性材料，K相对固定，因此热去磁化或超顺磁化容易通过降低V以使τ小于1秒或者KV/κT小于25而被观测。由于K通常为1000erg/cm3，因此磁性颗粒的直径应该在0.1微米的数量级(或更小，如果K更大的话)以实现足够的超顺磁化。
如从下文τ的定义那样，V越小，超顺去磁化的时间越短。因此，需要更小的颗粒来屏蔽更高频率的磁场。一般地，τ应该小于1/f，这里f是外部磁场的频率，因此颗粒能够去磁化并顺从磁场，提供了充分的磁场屏蔽。
因此，本发明公开了一种新颖的改进的屏蔽的集成电路。通过使用电化学淀积通过紧接集成电路形成磁性材料屏蔽层，屏蔽的集成电路减小了电磁干扰的存在。屏蔽的集成电路与便携式电子系统更加兼容，因为磁性材料层与电子电路集成在一起，因此，更加紧凑地形成。屏蔽的集成电路也更加低廉，因为电镀使得不需要使用昂贵且复杂的真空淀积工具。
本领域普通技术人员容易对为说明的目的选择的这些实施例做出各种改变和改进。在这些改进和变化不脱离本发明的精神的范围的程度内，希望这些改进和变化都被包括在由下面的权利要求的公平的解释所界定的本发明的范围内。
已经清楚、简洁、完整地描述了本发明以使本领域普通技术人员能够理解和实践本发明，本发明的权利要求如下。
权利要求
1.一种屏蔽的电子电路设备，包括在衬底的表面上设置的电子电路，其中衬底具有厚度并且包括相对表面和至少一个侧面，在电子电路上设置的电介质区，其中电介质区包括表面和至少一个侧面；设置在衬底的相对表面上或紧接电介质区的表面的第一磁性材料区；和其中使用第一电化学淀积槽形成第一磁性材料区。
2.权利要求1所述的设备，其中第二磁性材料区设置在衬底的另一相对表面上并且紧接电介质区的表面，其中使用第二电化学淀积槽形成第二磁性材料区。
3.权利要求1所述的设备，进一步包括设置在第一磁性材料和衬底的相对表面之间或设置在对着衬底的第一磁性材料上的金属支撑。
4.权利要求1所述的设备，进一步包括设置在衬底的相对表面上的金属支撑，该第一磁性材料紧接电介质区的表面设置，其中金属支撑是磁性的。
5.权利要求1所述的设备，其中第二磁性材料区设置在衬底的另一相对表面上并紧接电介质区的表面，其中第二磁性材料区包括在非磁性基材中悬浮的多个超顺磁性颗粒、在非磁性基材中悬浮的多个铁磁性颗粒及其组合中的一种。
6.权利要求1所述的设备，其中至少一部分第一磁性材料区包括非晶磁性材料和毫微结晶磁性材料中的一种。
7.一种屏蔽的电子集成电路设备，包括具有厚度、表面、相对表面和至少一个侧面的衬底，其中电子集成电路形成在所说的表面上；在电子集成电路上设置的电介质区，其中电介质区包括表面和至少一个侧面；在电介质区的表面和衬底的相对表面中的一个表面上设置的第一磁性材料区；其中第一磁性材料区包括在电介质区的表面和衬底的相对表面中的一个表面附近设置的第一粘胶层、在第一粘胶层上设置的第一籽晶层和在第一籽晶层上设置的第一磁性材料层；和其中通过将第一籽晶层浸入在第一电化学淀积槽中形成第一磁性材料层。
8.一种屏蔽电子电路的方法，包括如下步骤提供具有厚度的衬底和在所说的衬底上形成的电子集成电路，该衬底包括表面、相对表面和至少一个侧面；提供设置在电子集成电路上的电介质区，其中电介质区包括表面和至少一个侧面；形成设置在电介质区的表面和衬底的相对表面中的一个表面上的第一磁性材料区，其中第一磁性材料区包括设置在电介质区的表面和衬底的相对表面中的一个表面附近的第一粘胶层、设置在第一粘胶层上的第一籽晶层和设置在第一籽晶层上的第一磁性材料层；和其中通过将第一籽晶层浸入在第一电化学淀积槽中形成第一磁性材料层。
9.一种屏蔽的电子集成电路设备，包括具有厚度的衬底，该衬底包括表面、相对表面和至少一个侧面的衬底，其中电子集成电路形成在所说的表面上；设置在衬底的表面和电子集成电路上的电介质区，其中电介质区包括表面和至少一个侧面；设置在电介质区的表面上的第一磁性材料区；其中第一磁性材料区包括具有颗粒尺寸的多个超顺磁性颗粒，该多个超顺磁性颗粒悬浮在非磁性基材中；其中多个超顺磁颗粒的颗粒尺寸被选择为衰减所需频率范围内的电磁辐射。
10.一种屏蔽的电子集成电路设备，包括；金属支撑，其中金属支撑包括作为屏蔽的第一磁性材料；设置在金属支撑上具有厚度的衬底，该衬底包括表面、设置在金属支撑附近的相对表面和至少一个侧面，其中电子集成电路形成在所说的表面上；和在衬底的表面和电子集成电路上设置的电介质区，其中电介质区包括表面和至少一个侧面。
全文摘要
一种屏蔽的电子集成电路设备(7)，包括具有在其上形成的电子集成电路(14)的衬底(10)和设置在衬底和电子集成电路上的电介质区(12)，其中电介质区和衬底基本被使用电化学淀积进行淀积的磁性材料区(26，30，32，34)包围，以及其中对电子集成电路屏蔽了电磁辐射。
文档编号H01L27/105GK1666585SQ03815278
公开日2005年9月7日 申请日期2003年6月18日 优先权日2002年6月28日
发明者尼古拉斯·D.·里泽, 马克·A.·杜尔兰姆, 迈克尔·J.·洛尔, 凯利·凯勒, 杰奈尔·A.·莫拉 申请人:飞思卡尔半导体公司