专利名称：非易失性存储元件及其制造方法与存储元件装置的制作方法
技术领域：
本发明系相关于一种非易失性存储元件及其制造方法与存储元件装置，特别地是，更相关于一种具有一转换材质的非易失性存储元件，且在其中，于一形成步骤之后，至少二种不同导通型态系会加以实现，以及在该等导通型态之间的转换系可以藉由施加预先设定之程序化电压而达成一次、或数次。
背景技术：
图1A至图1C系显示一般形式之非易失性组件，正如在，举例而言，文件US5360,981中所揭示者，的一简化剖面图以及简化的U-I特征曲线。
依照图1A，如此的一非易失性存储元件系具有一第一电极1，形成于其上的一转换材质2，以及一第二电极3，其中，该等电极1以及3系会相对应地相连接，以用于施加一电压，以及产生一电场E，并且，该转换材质2系包括，举例而言，具有一p-型掺杂的一氢饱和(hydrogen-saturated)非晶硅半导体材质(已氢化(hydrogenated)非晶硅)，例如，作为例子，一导电材质，较佳地是，铬，系会被使用为该第一电极1，再者，该第二电极3的适当选择则是会造成该转换材质2的一模拟转换行为、或是数字转换行为，依照图1A，举例而言，一模拟转换行为系可以藉由使用V、Co、Ni、以及Tb而加以获得，且同时，一数字转换行为系可以在材质Cr、W、或Ag作为第二电极3时加以实现。
如此之非易失性存储元件的特征系在于，特别是，于一开始即实行、且会于第一位置中致能该存储元件之该等实际非挥发记忆特质的一必要形成步骤。
依照图1B，举例而言，起初所呈现的一线性U-I特征曲线系会仅藉由施加一形成电压FA、而被转变成为依照图1C的一记忆特征曲线范围，其中，如此的形成电压系为相对而言较高的电压，并且，系经常落在一介于5至30伏特的范围之内，而依照图1B，一形成步骤乃是在一形成电压FA＝-20V的情形下所加以实行。
据此，仅有在此形成步骤已经实行之后、或是在施加于该转换材质2中的此形成电压之后，一具有非易失性记忆特质，以及，举例而言，在图1C中所举例说明的两个导通状态、或特征曲线分支ON以及OFF的系列特征曲线KA系会被产生，而在图1C中所举例说明之系列KA特征曲线的例子中，Cr系会使用作为电极材质，以及具有一p型掺杂的氢饱和非晶硅系会使用作为转换材质2。
以依照图1C之于该形成步骤后所获得的此复杂的系列KA特征曲线作为基础，则其系有可能实现一实际非易失性记忆行为，而该导通状态ON以及OFF则是会藉由施加相对应的操作电压而沿着箭头的方向来回移动。
更精确的说，举例而言，具有该导通状态ON的一转换材质2系可以藉由施加一大约2.5伏特的程序化电压Verase而重新进行程序化，而如此的结果是，该导通状态、或特征曲线分支ON系会切换至更进一步的导通状态、或是特征曲线分支OFF，此外，利用相同的方法，该导通状态ON系可以再次地于该转换材质2中、藉由施加，举例而言，-3V的一另一程序化电压而加以产生，而在此方法中，其系有可能在该系列KA特征曲线的该两个导通状态ON以及OFF间来回的切换、或是实现程序化，其中，个别的读取电压Vread系会低于该等程序化电压，并且，依照图1C，系会具有，举例而言，1伏特，再者，由于该已曾经程序化之该系列KA特征曲线、或该等导通状态ON以及OFF并不会于如此的转换材质2中改变，因此，一非易失性存储元件乃是藉由对一相关之读取电流的评估而加以获得。
图2A系显示一另一习知非易失性存储元件的一简化剖面图，然而，在此例子中，该转换存储元件则是会包括一多层顺序，更精确地说，举例而言，一p掺杂氢饱和非晶硅2A系会被形成于一第一电极1之上，而该硅的表面则是毗邻一n掺杂氢饱和非晶硅层2B，再者，朝向第二电极3，该转换材质2系会更进一步地具有一未掺杂、再次氢饱和的非晶硅，而如此的结果是，获得一所谓的p-n-i结构，虽然此形式的非易失性存储元件所具有的优点是，该等电极材质系为较不关键，特别是对p-掺杂半导体材质而言，但是，用于该必要形成步骤的该等电压却甚至仍然比依照图1A之该转换材质的状况更高，而此即是迄今为止它们为什么未被考虑用于进行非易失性内存之大量生产的原因。
图2B系再次地显示于一形成步骤已经实行之后，一简化的系列KA特征曲线，而此则是会由于在该等不同导通状态ON以及OFF之间的较高距离而造成一改善的程序化。
因此，本发明作为基础的目的系为，提供一非易失性存储元件以及其制造方法、与可以被用以实现与习知半导体电路之整合的存储元件装置，特别地是，本发明乃是以理想化该必须用于形成该非易失性记忆行为之形成步骤的目的作为基础。
根据本发明，此目的乃是藉由权利要求1关于该非易失性存储元件的特征而加以达成，此目的亦是藉由权利要求8关于该方法的特征而加以达成，以及此目的更是藉由权利要求22关于该存储元件装置的特征而加以达成。
发明内容
本发明，特别地，透过使用位在该等电极之至少一个处之用于放大在该转换材质中之该电场之一场强度的至少一场放大器结构，该形成步骤所必须的、但却非常高的该等电压系可以显著地获得降低，而如此的结果则是，该些存储元件系可以首次地与习知的半导体电路，例如，CMOS电路，进行连结、或结合。
较佳地是，该场放大器结构会构成突出进入该转换材质之中之该等电极的一突出物(projection)，例如，一尖端、角落、或边缘，以及一角度系较佳地≤90度，在此方法中，所需的场峰值(field peaks)、或场增加系可以利用一特别简单的方式而加以形成于集成的非易失性存储元件之中。
该转换材质系较佳地包括一氢饱和(hydrogen-saturated)非晶硅半导体材质，当然，其系亦有使用多层架构，以及该等电极系较佳地包括金属材质。
至于用于产生一非易失性存储元件的方法，特别地是，一凹陷系形成于该辅助层之中，以及，为了形成该第一电极，该凹陷系填充以一第一导电材质，如此结果是，该场放大器结构即可以利用一特别简单的方式而于接续的步骤中加以形成。
在此例子中，该导电材质系较佳地利用一适应凹陷乃会被产生在该凹陷之该区域之中的方式而进行沉积，其中，该导电材质系会藉由一非等向性蚀刻方法而均匀地被回蚀到达至少该辅助层的该表面，以及该辅助层系会藉由一非等向性蚀刻方法而于实质上被回蚀到达该适应凹陷的该底部区域，在此方法中，尖锐的尖端系会因此而形成于该第一电极处，且其系会导致该所需的场增加，以及因此导致该形成电压的降低。
然而，作为一替代方案，其系亦有可能为，该导电材质系藉由一研磨方法的引导而退回到达至少该辅助层的该表面，以及该辅助层系藉由一接续的选择性蚀刻方法而被回蚀一预先决定的量，如此的结果是，非常尖锐的边缘或角落系会再次地于该第一电极处获得，且其系会导致该所需的场放大、或场增加。
依照一另外的替代方案，该导电材质的至少一预先决定的量系会于该凹陷之中、藉由一蚀刻方法而加以移除，一薄的均匀导电层系可接续地利用一适应凹陷(VV)乃会被产生在该凹陷之该区域之中的方式而加以形成，以及，最后，该导电层则是会藉由一非等向性蚀刻方法、或是一间隙壁(spacer)方法，而被回蚀到达至少该辅助层的该表面，此外，在藉由一非等向性蚀刻方法之该辅助层实质上到达该适应凹陷(VV)之该底部区域的一另一回蚀步骤之后，则再次地，该间隙壁结构所造成的一场放大器结构、或场评估系会在该转换材质的该电场中加以获得，如此的结果是，该所需的形成电压系可以显著地被降低。
至于该存储元件装置，该等非易失性存储元件系会加以配置为矩阵形式，并且会系可经由配置为列形式之位线以及配置为行形式之字符线而进行寻址，而在该例子中，一个别的第一电极乃会经由一欧姆接面、或是一二极管接面而被直接电连接至形成在一半导体基板之中的一个别的字符线，以及用以形成一个别之位线的一个别的第二电极则是会于该辅助层之该表面处、以条状形式进行图案化。
然而，作为一替代方案，在一存储元件装置中，每一非易失性组件(SE)系可以形成有一选择晶体管，且该选择晶体管乃具有在该半导体基板中作用为控制层的一字符线，以及作用为第一源极/漏极区域的一位线，而在该例子中，该选择晶体管的一第二源极/漏极区域则是会被电连接至该存储元件的一第一电极。
同样地，一新颖且高度集成之非易失性存储元件装置系亦可以藉此而加以获得。
本发明之更进一步具有优势的改进则是以附属权利要求作为特征。
本发明系会以图式作为参考、并利用示范性实施例而进行更详尽地叙述。
在该些图式中图1A至图1C其系显示依照习知技术之一非易失性存储元件的一简化剖面图以及简化系列U-I特征曲线；图2A至图2C其系显示依照习知技术之一另一非易失性存储元件的一简化剖面图以及简化系列U-I特征曲线；
图3A至图3C其系显示依照本发明之一第一示范性实施例，一非易失性存储元件的一简化剖面图以及简化系列U-I特征曲线；图4A至图4C其系显示依照本发明之一第二示范性实施例，一非易失性存储元件的一简化剖面图以及简化系列U-I特征曲线；图5A至图5E其系显示为了举例说明在生产依照本发明之一第三示范性实施例的一非易失性存储元件中之必要方法步骤的简化剖面图；图6A至图6C其系显示为了举例说明在生产依照本发明之一第四示范性实施例的一非易失性存储元件中之必要方法步骤的简化剖面图；图7A至图7D其系显示为了举例说明在生产依照本发明之一第五示范性实施例的一非易失性存储元件中之必要方法步骤的简化剖面图；图8A至图8B其系显示依照本发明之一第六示范性实施例，一存储元件装置的一简化等效电路图式以及一相关非易失性存储元件的一简化剖面图；图9A至图9B其系显示依照本发明之一第七示范性实施例，一存储元件装置的一简化等效电路图式以及一相关非易失性存储元件的一简化剖面图；以及图10A至图10B其系显示依照本发明之一第八示范性实施例，一存储元件装置的一简化等效电路图式以及一相关非易失性存储元件的一简化剖面图。
附图中的参考符号列表1 first electrode第一电极2，2A至2C changeover material转换材质3 second electrode 第二电极
4，4A，4Bfield amplifier structure 场放大结构Eelectric field 电场FA，FBforming voltage 形成电压KA，KBfamilies ofcharacteristic curves 系列特征曲线SE nonvolatile memory element 非易失性存储元件V depression 凹陷VV adapted depression 适应凹陷T carrier material 承载材质I auxiliary layer 辅助层BL bit line 位线WL word line字符线DI diode极管AT selection transistor 选择晶体管具体实施方式
本发明系利用以依照图1A之一存储元件作为基础的一简化非易失性存储元件而于之后进行叙述，相同的参考符号系用以标示相同的、或是相对应的层、或组件，以及一重复的叙述则于之后省略，然而，特别地，其系应该要指出的是，该转换材质2系亦可以于相同的方法中具有一多层架构，特别地是，具有不同掺杂的非晶形半导体材质系会加以考虑。
第一示范性实施例依照图3A，再次地，依照一第一示范性实施例的该非易失性存储元件SE系会包括一转换材质2，以及出现在该转换材质2处的两个导电电极1以及3，其中，一电压系可以被施加至该等电极，以及一电场E系可以被产生于该转换材质2之中，在此例子中，再次地，该转换材质2系会具有特殊的特质，其中，在一形成步骤之后，至少两不同的导通状态系会占优势，而在该等岛通状态之间，转换则是可以重复地藉由施加预先决定的程序化电压而加以达成。
较佳地是，氢饱和非晶硅、或一相对应的多层架构系被使用作为转换材质2，其中，该非晶硅系藉由，举例而言，该所谓的成长放电技术(growdischarge technique)而加以准备，更进一步地，该第一电极1以及该第二电极2系会包括一适当的导电材质，而其系较佳地为一金属。
该第一以及第二电极以及与该转换材质2之可能材质的一示范性列表系载明于后，不过，其它的材质系亦为可理解，原则上
然而，迄今为止，在该转换材质2中所发生的程序系尚未完全厘清，虽然，特别是当使用非晶硅时，其系假设在该转换材质中，导电、或金属细丝(filament)乃会于施加一预先决定之电压之后立即形成于该非晶材质之内，而其则是于施加一反相电压及/或一反相电流之后会立即被破坏。
接着，对本发明而言，必要的是，该等电极1以及3的至少其中之一系要具有至少一场放大器结构4，以用于放大在该转换材质中之该电场E的一场强度，据此，依照图3A，在该第一电极1处，系会形成一尖端4，以作为场放大器结构，而其则是会导致在该转换材质2中占优势之该电场E的一显著放大，此外，由于此场放大系会使得在该转换材质2中的场峰值获得提升，因此，此乃会具有一有利的效果，特别是对于在序言中所提及的该形成步骤而言。
据此，依照图3B，在具有于图3A中所举例说明之该场放大器结构4的一非易失性存储元件SE的例子中，该经常需要的形成电压FA，大约20V，系会被飘移至，举例而言，一降低的形成电压FB，-5V，举例而言，因此，系会通过进入正如，举例而言，在习知CMOS半导体电路中可用的一电压范围内，更精确的说，形成在该非易失性存储元件中的该场放大器结构4系会首次使得此构件与习知在低于10V，较佳地是，低于5V，之电压范围中操作之半导体构件进行整合成为可能，因此，该等所需之操作电压的驱动电路即可以被简化，以及一功率消耗即可以藉此而显著地被降低。
依照图3C，该非易失性存储元件SE、或是其该转换材质2系会于该形成步骤之后具有一经修饰的系列KB特征曲线，而其系在则是具有一显著较低的形成电压FB，在此例子中，依照习知技术的一系列特征曲线系同样地藉由KA而作为表示，据此，藉由形成在该第一电极1上的该场放大器结构4，不仅会降低一形成电压，同时，该转换材质2、或是该非挥性内存SE的一系列特征曲线系亦会获得改变，更精确地说，由于该单一侧(single-sided)的场放大，该等系列特征曲线系会于负电压范围内，自KA压缩至KB，且同时，由于相反征兆，其系会在该正电压范围内进行扩展。
如此的结果是，不仅该形成电压可以被降低，同时，该等程序化电压Verase以及Vwrite系亦可以适应个别的界限条件。
第二示范性实施例图4A以及图4B系显示依照一第二示范性实施例的一简化剖面图以及一相关系列的U-I特征曲线，相同的参考符号系指示相同、或相对应的组件、或层，以及一重复的叙述则于之后省略。
依照图4A，现在，不仅有一尖端4A形成在该第一电极1，同时，相对于该尖端4A的一相对应尖端4B系亦在该第二电极3处加以形成为场放大器结构，而如此的结果是，一场放大系可以产生于两个方向，亦即，正以及负电压方向，然后，再次地，该形成电压的一降低系会藉由在该非易失性存储元件SE中的此场放大器结构4A以及4B而加以产生，并且，现在该等系列特征曲线之自KA至KB的压缩系亦会产生于依照图4B的该正电压范围之中，据此，其系有可能不仅降低该等程序化电压Vwrite，以用于写入、或用于将该导通状态自OFF转换为ON，同时，亦降低该等程序化电压Verase，以用于抹除该非易失性存储元件SE、或是用于自ON导通状态转换为导通状态OFF，再者，除了用于在该转换材质2、或非易失性存储元件SE中产生该非易失性记忆行为的该已显著降低的形成电压FB之外，该等系列特征曲线的一适应，以及，特别地，该等所需之写入以及抹除电压的一降低，系亦藉由该场放大器结构而加以获得，因此，在此方法中，其系有可能藉由显著降低的操作电压以及一大大地获得改善的电流、或功率消耗而实现完全新颖的非挥性内存。
依照该第一以及第二示范性实施例，一尖端系加以形成于该第一电极1及或该第二电极3之处，以作为场放大器结构，然而，在相同的方法中，该等电极1以及3所形成的其它规划，例如，角落、或边缘，系亦可以被使用作为场放大器，倘若它们系突出进入该转换材质2，并且至少局部地放大在其中之该电场E的一场强度的时候，再者，较佳地是，在该等电极1以及3中之该等尖端、角落、或边缘的一角度具有一锐角，亦即，≤90度的一角度，如此的结果是，局部场峰值系可以利用一特别简单的方式而加以实现，然而，特别地是，之后所叙述的方法系适合于特别简单以及具成本效益的实现。
第三示范性实施例图5A至图5E系显示用于举例说明在生产依照本发明之一第三示范性实施例的一非易失性存储元件中之必要方法步骤的简化剖面图，其中，相同的参考符号系指示相同、或相对应的组件、或层，以及一重复的叙述则于之后省略。
依照图5A，首先，一辅助层I系加以形成于一承载材质T，以及一凹陷V系加以产生于该层之中，而较佳作为载体材质T的系为一半导体基板(Si)，在其中，举例而言，活性区域系已经藉由STI方法(浅沟渠隔离)而加以形成，以及掺杂井及/或完全、或部分完成地半导体组件系已经存在，当然，其它的载体材质，例如，SOI、或氧化硅、蓝宝石硅(silicon on sapphire)等系亦可以加以使用，除了该较佳地硅半导体基板之外。
作为该辅助层I，较佳地是，一介电层、或绝缘层系加以沉积覆盖于该承载材质T的整个区域上，并且提供该凹陷V，但是，其系亦有可能使用替代的材质，甚至是导电材质。
在形成于该辅助层I中构成，举例而言，一沟渠、或是一孔洞，之该凹陷V的期间，举例而言，一阻抗层(未显示)系会加以形成，并且，系会接续地藉由习知的光微影方法而加以图案化，之后，至少部分的该辅助层I系会利用该已图案化阻抗层(未显示)而加以移除，在该例子中，依照图5A，该辅助层I系会完全地加以移除，直至该承载材质T，并且，因此，一深沟渠、或一深孔洞系会加以产生，以作为该凹陷V，最后，该阻抗层系会加以移除，并且，一清洗步骤(后清洗)系会可能为了移除可能已经产生的污染物而加以实行，较佳地是，该凹陷系藉由实行非等向性蚀刻，例如，一活性离子蚀刻(RIE)，而加以形成，如此的结果是，即可以获得该凹陷V之必要垂直壁。
依照图5B，在一接续步骤中，该凹陷V系加以填充以一第一导电材质，以用于形成一第一电极1，而在该例子中，举例而言，一金属，例如，钨，的一化学沉积方法(CVD，化学气相沉积)系加以实行于该辅助层I的表面，而此乃是利用在该凹陷V的区域之中，一适应的凹陷VV乃会接着被产生于该已沉积材质1之中的方式而加以实行。
正如已经在前面所叙述的，作为该第一电极1的该导电材质，一材质系亦可以选自上述的列表、或是以一些其它的方式而加以形成。
依照图5C，在一接续方法步骤中，该导电材质1系受到引导，而一致地退回到至少该辅助层I的表面，亦即，到达相同于相关该开始表面的程度，而特别地是，一非等向性蚀刻方法系会于进行回蚀步骤时加以实行，以及因此，在图5C中所举例说明的该结构则是会加以产生为该第一电极1，据此，该适应凹陷VV系会维持为未改变、或是转变成为该凹陷V。
接着，依照图5D，该辅助层I系加以引导，以利用该等尖端4A乃加以产生为在该第一电极1中的场放大器结构，以及乃足够地突出在该辅助层I之上的方式而退回，较佳地是，该辅助层系实质上被回蚀至该适应凹陷VV之该底部区域的一水平，而其则是会造成该等尖端、或角落、或边缘(在一沟渠的例子中)的一理想形成，此外，较佳地是，此引导该辅助层I退回的程序系再次地为有关于该第一电极1之该材质而具有选择性的一非等向性回蚀步骤。
最终，依照图5E，一转换材质2系加以形成于该第一电极1以及形成在其中的其场放大器结构4A之上，在该例子中，在该前述列表中所使用的该等材质、或多层结构系可以再次地加以使用作为材质，而较佳地是，氢饱和非晶硅、或一相对应多层的一沉积系会在此例子中加以实行。
为了完成该非易失性存储元件SE，最终，一第二导电电极3系会加以形成在该转换材质2的表面处，而原则上，在该前述列表中所呈现的该等材质系再次地为可利用，此外，根据一个别的应用，该第二导电电极3的一平面化及/或图案化系亦可接续地加以实行。
举例而言，该第二电极3系藉由一含金属层的沉积而加以形成。
第四示范性实施例图6A至图6C系显示在生产依照本发明之一第四示范性实施例的一非易失性存储元件中之必要方法步骤的简化剖面图，其中，相同的参考符号系指示相同、或相对应的组件、或层，以及一重复的叙述则于之后省略。
依照图5A至图5B的该等准备方法步骤系会再次地依照此第四示范性实施例而加以实行，因此，为了这个理由，参考系特意地指向于此点上的相对应叙述。
依照图6A，在本发明的第四示范性实施例中，在该凹陷V已经由一第一导电材质所加以填满，以用于形成一第一电极1之后(请参阅图5B)，首先，一平面化方法系会加以实行，以引导该导电材质1退回到达至少该辅助层I的该表面，较佳地是，该钨层的化学机械研磨(CMP)系加以实行，而如此的结果是，即可以获得在图6A中所举例说明的该剖面图。
依照图6B，该辅助层I系会接续地受到引导，以退回一预先设定的量d1，而举例而言，一选择性回蚀步骤系加以实现，以移除该第一电极1的覆盖，以及形成于其中之作为放大器结构的该等边缘4A。
依照图6C，正如该第三示范性一样，再次地，一转换材质2系加以形成于该辅助层I以及该第一电极1的该表面处，并且，最终，该第二导电电极3系会再形成于其上，如此的结果是，即可以获得具有被降低之形成电压的一非易失性存储元件，再者，在此例子中，该等场放大器结构系位于该第一电极1的该等直角边缘4A之中，至于形成该转换材质2以及该第二电极的该程序，其参考则是指向在此点上的该第三示范性实施例。
第五示范性实施例图7A至图7D系显示用于举例说明在生产依照一第五示范性实施例的一非易失性存储元件中之必要方法步骤的简化剖面图，其中，相同的参考符号系用于指示相同于在图1至图6中者的组件、或层，以及一重复的叙述则于之后省略。
依照图7A，在正如图5A至图5B、或图6A的准备步骤之后，首先，该第一电极之该导电材质1的一预先决定量(d2)系在该凹陷V中被移除，在此例子中，较佳地是，使用一习知的蚀刻方法，以用于回蚀该导电层1。
依照图7B，一薄均匀层系利用一适应凹陷VV乃会余留在该凹陷V之该区域中的方式而接续地加以形成，而该均匀形成之层，亦即，相关于该参考表面而具有相同的厚度，系较佳地由与该第一导电材质1相同的材质而加以构成，但是，其它的店材质系亦可以加以应用，以及因此，即会造成该第一电极的一多层结构。
依照图7C，该均匀形成的导电层、或该在下方的导电层，系会接续地藉由一非等向性蚀刻方法而受到引导，以退回、或是回蚀到达至少该辅助层I的该表面，如此的结果是，即可获得该等尖端4A，较佳地是，习知的间隙壁方法系于图7B以及图7C中加以实行，以在该第一电极1中形成该等尖端4A。
在图6B以及图6C中所叙述该方法顺序系会再次地依照图7D而加以举行，而在该例子中，举例而言，该辅助层I系会于实质上藉由一非等向性蚀刻而加以回蚀到达该适应凹陷VV的该底部区域，以及，该转换材质层以及该第二电极3系会接续地加以形成，此外，为了避免重复，参考系亦再次地指向该在前示范性实施于此点上的该等个别叙述。
在此方法中，具有场放大器结构的一非易失性存储元件SE系可利用非常简单的产生步骤而加以完成，如此的结果是，一所谓的“形成电压”，特别地，系可以显著地获得降低。
可以利用上述用于实现一非易失性记体的非易失性存储元件而加以形成的典型存储元件装置系会利用例子而于之后呈现。
第六示范性实施例图8A系显示依照在图8B中所举例说明之一简化剖面图的一第六示范性实施例，利用一非易失性存储元件之一存储元件装置的一简化等效电路图式。
依照图8B，在具有一半导体材质的该承载材质T之中，举例而言，藉由浅沟渠隔离STI而彼此相互绝缘、或隔离的字符线WL系会，举例而言，藉由掺杂区域而加以形成，再者，该另外的存储元件架构系会对应于该第三示范性实施例的该存储元件，其中，该第一电极1的该材质乃是利用其会形成与该字符线WL、或该掺杂区域之一二极管接面或一萧基(Schottky)二极管的方式而加以选择。
图8A系显示具有多个非易失性存储元件SE以及配置为矩阵形式之相关二极管DI的一存储元件装置，其系可以经由配置为列形式之位线BL 1，BL 2等、以及配置为行形式之字符线WL 1，WL 2等而加以寻址，其中，该第一电极1系乃是经由一个别的二极管接面、或是一二极管DI而被电连接至形成在该半导体基板T之中的一个别的字符线，以及一个别的第二电极3系会进行图案化，以在该辅助层I之该表面处形成条状形式之一个别的位线BL，所以，在此方法中，其系可以获得利用低形成电压所准备之具有一异常高集成密度的一存储元件装置。
第七示范性实施例图9A系显示依照在图9B中所举例说明之一简化剖面图的一第七示范性实施例，利用一非易失性存储元件之一存储元件装置的一简化等效电路图式，其中，相同的参考符号系用于指示相同、或相对应于在图8中者的组件，以及一重复的叙述则于之后省略。
依照图9B，一个别的非易失性存储元件系会包括一第一电极1，其现在系会经由一欧姆接面、或一非反应性电阻而被直接地电连接至一个别的导电字符线WL，以及一个别的第二电极3，其系会再次地进行图案化，以在该辅助层I的该表面处形成条状形式的该位线BL。
第八示范性实施例图10A系显示依照在图10B中所举例说明之一简化剖面图的一第八示范性实施例，利用一非易失性存储元件之一存储元件装置的一简化等效电路图式，其中，相同的参考符号系用于指示相同、或相对应于在图8以及图9中者的组件，以及一重复的叙述则于之后省略。
依照于图10B中所举例说明的该剖面图，在此型态之一存储元件装置的例子之中，每一非易失性组件SE系形成有一相关的选择晶体管AT，且该选择晶体管AT乃具有在该半导体基板T中作用为控制层的一字符线WL，以及作用为第一源极/漏极区域S/D的一位线BL，其中，该选择晶体管AT的一第二源极/漏极区域S/D系会被连接至该非易失性存储元件SE的一个别的第一电极1，以及一个别的第二电极3系会处于一共同参考电位(例如，共同源极)，所以，为了在一特殊领域中应用，可以利用一特别简单之方式而加以实现的存储元件装置，乃会藉由最少的面积需求、以及显著降低的形成电压而再次地产生，此外，正如已知，若是增加一串联的选择晶体管时，则即可以获得一显著改善的信号噪音比(signal-to-noiseratio)，而此正使得架构显然较大之胞元数组或区段成为可能。
本发明系已经以所选择的材质作为基础以及，特别地，以氢饱和非晶硅作为转换材质作为基础而于前面进行叙述，然而，其却未因此而受限，以及在相同的方法中，系亦可以包含用于实现具有至少两不同导通型态之一非易失性存储元件的替代材质。
权利要求
1.一种非易失性存储元件，其具有一转换材质(2)以及呈现于该转换材质(2)处的两导电电极(1，3)，其用于一电压的施加以及在该转换材质(2)中产生一电场(E)，而在一形成步骤后，至少两不同的导通型态(ON、OFF)会于该转换材质(2)之中占优势，且在该两型态之间，转换可以藉由施加预先决定的程序化电压(Vwrite，Verase)而重复地实现，其中，该等电极(1，3)的至少其一具有至少一场放大器结构(4)，以便放大在该转换材质(2)中的该电场(E)的一场强度。
2.根据权利要求1所述之非易失性存储元件，其中，该场放大器结构构成该等电极突出进入该转换材质中的突出物(projection)。
3.根据权利要求2所述之非易失性存储元件，其中，该突出物构成该等电极(1，3)的一尖端、角落、或边缘。
4.根据权利要求3所述之非易失性存储元件，其中，该尖端、角落、或边缘的一角度乃小于或等于90度。
5.根据权利要求1至4其中之一所述之非易失性存储元件，其中，该转换材质(2)具有一氢饱和(hydrogen-saturated)非晶性半导体材质。
6.根据权利要求1至5其中之一所述之非易失性存储元件，其中，该转换材质(2)具有一多层架构(2A，2B，2C)。
7.根据权利要求1至5其中之一所述之非易失性存储元件，其中，该等电极(1，3)具有一金属。
8.一种用于产生一非易失性存储元件的方法，其系包括下列步骤a)准备一承载材质(T)；b)形成一辅助层(I)；c)在该辅助层(I)中形成一凹陷(V)；d)利用一第一导电材质填满该凹陷(V)以形成一第一电极(1)；e)于该第一电极(1)形成至少一场放大器结构(4A)；f)在该具有该场放大器结构(4A)的第一电极(1)上形成一转换材质(2)，而在一形成步骤之后，至少两不同导通状态(ON，OFF)会于该转换材质(2)之中占优势，且在该两型态间，转换乃可以藉由施加预先决定之程序化电压(Vwrite，Verase)而重复地实现；以及g)在该转换材质(2)上形成一第二电电极(3)。
9.根据权利要求8所述之方法，其中，在步骤a)中，利用一半导体基板作为承载材质(T)。
10.根据权利要求8或9所述之方法，其中，在步骤a)中，在该凹陷(V)的该区域中的该承载材质(T)里形成一字符线(WL)，而该字符线(WL)乃具有一能与该第一电极(1)的该材质实现一欧姆、或二极管接面的材质。
11.根据权利要求8或9所述之方法，其中，在步骤a)中，在该承载材质(T)中形成一具有源极漏极区域(S/D)的选择性晶体管(AT)，而在每一例子中，该等源极/漏极区域(S/D)则是会实现用于该第一电极的一位线(BL)以及一终端区域。
12.根据权利要求8至11其中之一所述之方法，其中，在步骤b)中，一绝缘体层(I)乃沉积而覆盖于该承载材质(T)的整个面积上。
13.根据权利要求8至12其中之一所述之方法，其中，在步骤c)中，形成一阻抗层、并进行图案化；该辅助层(I)的至少部分乃利用该已图案化之阻抗层而进行移除；移除该阻抗层；以及实行一清洗步骤。
14.根据权利要求13所述之方法，其中，在步骤c)中，实行一非等向性蚀刻以移除该辅助层(I)的该至少部分。
15.根据权利要求8至14其中之一所述之方法，其中，在步骤c)中，形成一沟渠、或一孔洞，以作为所述凹陷(V)。
16.根据权利要求8至15其中之一所述之方法，其中，在步骤d)中，该导电材质(1)乃是利用一适应凹陷(VV)会被产生于该凹陷(V)的该区域中的方式而进行沉积。
17.根据权利要求16所述之方法，其中，在步骤e)中，e11)该导电材质(1)乃藉由一非等向性蚀刻方法而均匀地被回蚀到至少该辅助层(I)的该表面；以及e12)该辅助层(I)藉由一非等向性蚀刻方法而于实质地被回蚀到该适应凹陷(VV)的该底部区域。
18.根据权利要求8至16其中之一所述之方法，其中，在步骤e)中，e21)该导电材质(1)藉由一平面化方法的引导而退回到至少该辅助层(I)的该表面；e22)该辅助层(I)藉由一选择性蚀刻方法而被回蚀一预先决定的量(d1)。
19.根据权利要求8至16其中之一所述之方法，其中，在步骤e)中，e31)在该凹陷(V)中，该导电材质(1)的至少一预先决定的量(d2)乃藉由一蚀刻方法而移除；e32)一薄的均匀导电层的形成乃是利用一适应凹陷(VV)会余留在该凹陷(V)的该区域中的方式而实行；e33)该导电层(1)藉由一非等向性蚀刻方法而被回蚀到至少该辅助层(I)的该表面；以及e34)该辅助层(I)藉由一非等向性蚀刻方法而实质地被回蚀到该适应凹陷(VV)的该底部区域。
20.根据权利要求8至19其中之一所述之方法，其中，在步骤f)中，一单一、或多重氢饱和的、非晶性半导体层乃沉积于具有该场放大器结构(4；4A，4B)的该第一电极(1)上。
21.根据权利要求8至20其中之一所述之方法，其中，在步骤g)中，一Cr、Au、Al、Cu、NiCr、Ag、Ni、Mo、V、Co、Fe、W、或Mn层乃沈积作为第二电极(3)。
22.一种存储元件装置，其具有多个如权利要求1至7所述的非易失性存储元件，而该等非易失性存储元件乃配置为矩阵形式，且可以经由配置为列形式之位线(BL)以及配置为行形式之字符线(WL)而进行寻址，其中，一别第一电极(1)乃是经由一二极管接面(DI)而被电连接至形成于一半导体基板(T)中的一别字元线(WL)；以及一用以形成一个别之位线(BL)的个别第二电极(3)乃住在该辅助层(I)的该表面而以条状形式进行图案化。
23.一种存储元件装置，其具有多个如权利要求1至7所述的非易失性存储元件，而该等非易失性存储元件乃配置为矩阵形式，且可以经由配置为列形式的位线(BL)以及配置为行形式的字符线(WL)而进行寻址，其中，一个别第一电极(1)乃经由一欧姆接面而被电连接至形成于一半导体基板(T)中的一个别字符线(WL)；以及一用以形成一个别位线(BL)的个别第二电极(3)乃在该辅助层(I)表面且以条状形式进行图案化。
24.一种存储元件装置，其具有多个如权利要求1至7所述之非易失性存储元件，而该等非易失性存储元件乃配置为矩阵形式，且可以经由配置为列形式的位线(BL)以及配置为行形式的字符线(WL)而进行寻址，其中，每一非易失性组件(SE)有一选择晶体管(AT)，且该选择晶体管(AT)乃具有在该半导体基板(T)中作用为控制层的一字符线(WL)，以及作用为第一源极/漏极区域(S/D)的一位线(BL)，该选择晶体管(AT)的一第二源极/漏极区域(S/D)乃电连接至该存储元件(SE)的一第一电极(1)，以及一个别第二电极(3)则是处于一共同参考电位。
全文摘要
本发明乃涉及一种非易失性存储元件以及其制造方法与存储元件装置，在该例子中，为了降低形成电压，一第一电极(1)乃会具有一场放大器结构(4)，以用于放大藉由在一转换材质(2)中的一第二电极(3)所产生的一电场(E)的场强度。
文档编号H01L27/24GK1813360SQ03817922
公开日2006年8月2日 申请日期2003年7月19日 优先权日2002年7月26日
发明者L·布罗伊尔, F·舒勒, G·坦佩 申请人:因芬尼昂技术股份公司