一种带有七层对通隔离结构的可控硅芯片的制作方法
专利名称:一种带有七层对通隔离结构的可控硅芯片的制作方法
【专利摘要】本实用新型公开了一种带有七层对通隔离结构的可控硅芯片，包括阳极区P1、N-型长基区、短基区P2、N-+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝?铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N-型长基区、短基区P2四周，本实用新型扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。
【专利说明】
一种带有七层对通隔离结构的可控硅芯片
技术领域
[0001]本发明涉及一种带有七层对通隔离结构的可控硅芯片，尤其涉及一种用于可控硅芯片制造的七层对通隔离结构，同时提供实现该可控硅器件芯片的制备方法。
【背景技术】
[0002]对通隔离结构广泛应用于可控硅芯片，目前已有的对通隔离结构主要有硼扩散穿通隔离结构和激光穿孔真空扩铝结构，例如:【背景技术】I:硼扩散穿通隔离技术，隔离区实现方法:双面光刻隔离窗口一双面硼予沉积一高温推结，优点:生产步骤少，缺点:扩散时间长、生产能耗大、效率低，隔离区表面的横向扩散大，导致隔离区宽度大，浪费硅片面积;【背景技术】2:激光穿孔然后真空扩铝技术，隔离区实现方法:激光打孔一真空闭管扩铝一高温推结，优点:扩散时间短，同步形成隔离区、P1、P2区，缺点:激光穿孔效率低，由于硅片上布满密密麻麻的穿通孔，增加后续制程的难度，硅片在后续的制程中破碎率大。
【发明内容】
[0003]本发明的目的在于提供一种带有七层对通隔离结构的可控硅芯片。
[0004]本发明采用的技术方案是:
[0005]—种带有七层对通隔离结构的可控硅芯片，包括阳极区Pl、N_型长基区、短基区P2、N-+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，所述七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝-铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，所述七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N-型长基区、短基区P2四周。
[0006]所述硼杂质区厚度为20-30um，所述硼铝混合杂质区厚度为25-30um，所述铝杂质区厚度为45-55um，所述铝-铝交叠杂质区厚度为30-40umo
[0007]本发明的优点:扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。
【附图说明】
[0008]下面结合附图和【具体实施方式】对本发明作进一步详细叙述。
[0009]图1为【背景技术】I的可控硅芯片的纵向结构剖面图；
[0010]图2为【背景技术】I的隔离区杂质分布曲线图；
[0011 ]图3为本发明可控硅芯片的纵向结构剖面图；
[0012]图4为本发明的隔离区杂质分布曲线图。
[0013]其中:1、氧化膜;2、正面的门极金属电极;3、正面的门极金属电极;4、环形钝化沟槽;5、短基区P2;6、N-+型阴极区；7、N-型长基区；8、阳极区Pl;9、背面的阳极金属电极；10、硼杂质区；10’、硼杂质区；11、硼、铝混合杂质区；12、铝杂质区；13、铝-铝交叠杂质区；14、 硼、硼混合杂质区。
【具体实施方式】
[0014]如图3、4所示一种带有七层对通隔离结构的可控硅芯片，包括阳极区P18、N_型长基区7、短基区P2 5、N-+型阴极区6和正面的氧化膜1、正面的门极金属电极2、正面的阴极金属电极3、背面的阳极金属电极9、环形钝化沟槽4及填充于钝化沟槽内的玻璃钝化膜和七层对通隔离结构的隔离环，七层对通隔离结构的隔离环是由从上到下的硼杂质区10、硼、铝混合杂质区11、招杂质区12、招-招父置杂质区13、招杂质区12、棚、招混合杂质区11、棚杂质区构成10，七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜I与背面的阳极金属电极9之间并且环绕于阳极区P18、N-型长基区7、短基区P2 5四周，硼杂质区10厚度为20-30um，硼铝混合杂质区11厚度为25-30um，铝杂质区12厚度为45-55um，铝-铝交叠杂质区13厚度为30_40umo
[0015]—种带有七层对通隔离结构的可控硅芯片的制备方法包括以下步骤:硅单晶片、化学腐蚀或抛光、硅片清洗、氧化、双面光刻对通隔离窗口、双面硼予沉积、双面离子注入铝、减薄氧化膜、高温推结、光刻正面短基区窗口和背面阳极区窗口、同步进行正面短基区和背面阳极区硼扩散、光刻正面阴极区窗口、正面阴极区磷扩散、光刻钝化沟槽窗口、台面腐蚀及清洗、玻璃钝化、光刻正面引线孔、正面蒸铝膜、光刻正面铝电极、合金、背面喷砂及清洗、背面蒸T1-N1-Ag、芯片测试和分选—划片，双面光刻对通隔离窗口后，同步在双面的对通隔离窗口内进行硼予沉积，再分别对正、背面进行离子注入铝，减薄氧化膜以去除氧化膜表面的铝杂质层，然后同时对硼杂质和铝杂质进行高温推结。
[0016]具体工艺步骤如下:
[0017]1、硅单晶片，条件:ρ=20-25-30-35-40-45-50 Ω.cm，硅单晶片厚度t=(250?300) ±5 urn。
[0018]2、硅片化学腐蚀或抛光，条件:完成后的硅片厚度t=(210?260)±5 um。
[0019]3、硅片清洗，条件:对硅片进行RCA清洗。
[0020]4、氧化，条件:T=1120±2CTC，t=8.0±lh，氧化层厚度=1.3-1.5um。
[0021 ] 5、双面光刻对通隔离窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
[0022]6、双面硼予沉积，条件:丁=1070±20。(:八=2.2±0.511，RO=4.5±0.8 Ω/□，在隔离窗口内形成硼予沉积层。
[0023]7、双面离子注入铝，条件:注入剂量为8E14/cm2至2E15/cm2，注入能量为160Kev至220 Kev，注入角度为0°至7°，在隔离窗口内形成铝注入层。
[0024]8、减薄氧化膜，条件:用HF:DI水=1:1的腐蚀液腐蚀4至7分钟，腐蚀掉的氧化膜厚度为0.4至0.7umo
[0025]9、高温推结，条件:T=1270±10°C，t=38±12h ,氮气流量=5L/min，氧气流量=
0.5L/min，推结后形成了由“硼杂质区?硼铝混合杂质区?铝杂质区?铝-铝交叠杂质区?铝杂质区?硼铝混合杂质区?硼杂质区”构成的七层对通隔离区，此隔离区沿垂直方向贯穿硅片。其中:硼杂质区厚度在20-30um，所述硼铝混合杂质区厚度在25-30um，所述铝杂质区厚度在45-55um，所述铝-铝交叠杂质区厚度在30-40umo
[0026]10、光刻正面短基区窗口和背面阳极区窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
[0027]11、同步进行正面短基区窗口和背面阳极区硼扩散，条件:予沉积T=930± 10°C，t=1.0±0.2h, RO=70±5Q/口 ；推结T=1250± ΙΟΓ，t=32±6h, Xj=35± 10um，RO=220±20Ω /□。
[0028]12、光刻正面阴极区窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
[0029 ] 13、阴极区磷扩散，条件:予沉积 T= 1050±2(TC，t=1.5±0.2h，RO=3.5±0.5Q/□，再分布T=1200±ICTC，t=4±lh, Xj=8_20um。
[0030]14、光刻钝化槽窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-用!干-坚膜。
[0031 ] 15、台面腐蚀，条件:腐蚀液配比为HF:冰乙酸:HN03=1:1:(4-6), HF是浓度为42 %的溶液，冰醋酸(CH3COOH)是纯的，HNO3是浓度为67 %的溶液，腐蚀温度为5_10 V，沟槽深度为70-100um，沟槽宽度为100?200um。
[0032]16、玻璃钝化，条件:用GP350型玻璃粉，两层玻璃膜。
[0033]17、光刻正面引线孔，条件:正面匀光刻胶-前烘-正面曝光-显影-坚膜-腐蚀氧化膜-去胶-用干。
[0034]18、正面蒸铝膜，条件:要求铝膜厚度=5.0-8.0um。
[0035]19、光刻正面铝电极，条件:正面匀光刻胶-前烘-正面曝光-显影-坚膜-腐蚀铝-去胶-甩干。
[0036]20、合金，条件:T=480±l(TC，t=0.4±0.1h。
[0037]21、背面喷砂及清洗，条件:用W20#金刚砂喷去0.5_1.0um，DI水超声清洗。
[0038]22、背面蒸T1-N1-Ag，条件:Ti膜厚=1000-1400 A0;Ni膜厚=4000-6000 A0;Ag膜厚=0.5_0.8umo
[0039]23、芯片测试和分选，条件:用JUNO的自动测试台进行测试.测试/^、￥[?、1￡8、^^1、Idrm、Irrm、Ih、Il、Igt、Vgt 等参数，并对 IGT 进彳丁分档。
[0040]24、划片，条件:用锯片机锯透硅片并将蓝膜划切1/3厚度。
[0041]本发明扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。
【主权项】
1.一种带有七层对通隔离结构的可控硅芯片，包括阳极区P1、N-型长基区、短基区P2、N」型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，其特征在于:所述七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝-铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，所述七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N-型长基区、短基区P2四周。2.根据权利要求1所述的一种带有七层对通隔离结构的可控硅芯片，其特征在于:所述硼杂质区厚度为20-30um，所述硼铝混合杂质区厚度为25-30um，所述铝杂质区厚度为45-55um，所述铝-铝交叠杂质区厚度为30-40um。
【文档编号】H01L29/06GK205723543SQ201620192787
【公开日】2016年11月23日
【申请日】2016年3月14日
【发明人】沈怡东, 王成森, 周榕榕
【申请人】江苏捷捷微电子股份有限公司
【专利摘要】本实用新型公开了一种带有七层对通隔离结构的可控硅芯片，包括阳极区P1、N-型长基区、短基区P2、N-+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝?铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N-型长基区、短基区P2四周，本实用新型扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。
【专利说明】
一种带有七层对通隔离结构的可控硅芯片
技术领域
[0001]本发明涉及一种带有七层对通隔离结构的可控硅芯片，尤其涉及一种用于可控硅芯片制造的七层对通隔离结构，同时提供实现该可控硅器件芯片的制备方法。
【背景技术】
[0002]对通隔离结构广泛应用于可控硅芯片，目前已有的对通隔离结构主要有硼扩散穿通隔离结构和激光穿孔真空扩铝结构，例如:【背景技术】I:硼扩散穿通隔离技术，隔离区实现方法:双面光刻隔离窗口一双面硼予沉积一高温推结，优点:生产步骤少，缺点:扩散时间长、生产能耗大、效率低，隔离区表面的横向扩散大，导致隔离区宽度大，浪费硅片面积;【背景技术】2:激光穿孔然后真空扩铝技术，隔离区实现方法:激光打孔一真空闭管扩铝一高温推结，优点:扩散时间短，同步形成隔离区、P1、P2区，缺点:激光穿孔效率低，由于硅片上布满密密麻麻的穿通孔，增加后续制程的难度，硅片在后续的制程中破碎率大。
【发明内容】
[0003]本发明的目的在于提供一种带有七层对通隔离结构的可控硅芯片。
[0004]本发明采用的技术方案是:
[0005]—种带有七层对通隔离结构的可控硅芯片，包括阳极区Pl、N_型长基区、短基区P2、N-+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，所述七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝-铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，所述七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N-型长基区、短基区P2四周。
[0006]所述硼杂质区厚度为20-30um，所述硼铝混合杂质区厚度为25-30um，所述铝杂质区厚度为45-55um，所述铝-铝交叠杂质区厚度为30-40umo
[0007]本发明的优点:扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。
【附图说明】
[0008]下面结合附图和【具体实施方式】对本发明作进一步详细叙述。
[0009]图1为【背景技术】I的可控硅芯片的纵向结构剖面图；
[0010]图2为【背景技术】I的隔离区杂质分布曲线图；
[0011 ]图3为本发明可控硅芯片的纵向结构剖面图；
[0012]图4为本发明的隔离区杂质分布曲线图。
[0013]其中:1、氧化膜;2、正面的门极金属电极;3、正面的门极金属电极;4、环形钝化沟槽;5、短基区P2;6、N-+型阴极区；7、N-型长基区；8、阳极区Pl;9、背面的阳极金属电极；10、硼杂质区；10’、硼杂质区；11、硼、铝混合杂质区；12、铝杂质区；13、铝-铝交叠杂质区；14、 硼、硼混合杂质区。
【具体实施方式】
[0014]如图3、4所示一种带有七层对通隔离结构的可控硅芯片，包括阳极区P18、N_型长基区7、短基区P2 5、N-+型阴极区6和正面的氧化膜1、正面的门极金属电极2、正面的阴极金属电极3、背面的阳极金属电极9、环形钝化沟槽4及填充于钝化沟槽内的玻璃钝化膜和七层对通隔离结构的隔离环，七层对通隔离结构的隔离环是由从上到下的硼杂质区10、硼、铝混合杂质区11、招杂质区12、招-招父置杂质区13、招杂质区12、棚、招混合杂质区11、棚杂质区构成10，七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜I与背面的阳极金属电极9之间并且环绕于阳极区P18、N-型长基区7、短基区P2 5四周，硼杂质区10厚度为20-30um，硼铝混合杂质区11厚度为25-30um，铝杂质区12厚度为45-55um，铝-铝交叠杂质区13厚度为30_40umo
[0015]—种带有七层对通隔离结构的可控硅芯片的制备方法包括以下步骤:硅单晶片、化学腐蚀或抛光、硅片清洗、氧化、双面光刻对通隔离窗口、双面硼予沉积、双面离子注入铝、减薄氧化膜、高温推结、光刻正面短基区窗口和背面阳极区窗口、同步进行正面短基区和背面阳极区硼扩散、光刻正面阴极区窗口、正面阴极区磷扩散、光刻钝化沟槽窗口、台面腐蚀及清洗、玻璃钝化、光刻正面引线孔、正面蒸铝膜、光刻正面铝电极、合金、背面喷砂及清洗、背面蒸T1-N1-Ag、芯片测试和分选—划片，双面光刻对通隔离窗口后，同步在双面的对通隔离窗口内进行硼予沉积，再分别对正、背面进行离子注入铝，减薄氧化膜以去除氧化膜表面的铝杂质层，然后同时对硼杂质和铝杂质进行高温推结。
[0016]具体工艺步骤如下:
[0017]1、硅单晶片，条件:ρ=20-25-30-35-40-45-50 Ω.cm，硅单晶片厚度t=(250?300) ±5 urn。
[0018]2、硅片化学腐蚀或抛光，条件:完成后的硅片厚度t=(210?260)±5 um。
[0019]3、硅片清洗，条件:对硅片进行RCA清洗。
[0020]4、氧化，条件:T=1120±2CTC，t=8.0±lh，氧化层厚度=1.3-1.5um。
[0021 ] 5、双面光刻对通隔离窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
[0022]6、双面硼予沉积，条件:丁=1070±20。(:八=2.2±0.511，RO=4.5±0.8 Ω/□，在隔离窗口内形成硼予沉积层。
[0023]7、双面离子注入铝，条件:注入剂量为8E14/cm2至2E15/cm2，注入能量为160Kev至220 Kev，注入角度为0°至7°，在隔离窗口内形成铝注入层。
[0024]8、减薄氧化膜，条件:用HF:DI水=1:1的腐蚀液腐蚀4至7分钟，腐蚀掉的氧化膜厚度为0.4至0.7umo
[0025]9、高温推结，条件:T=1270±10°C，t=38±12h ,氮气流量=5L/min，氧气流量=
0.5L/min，推结后形成了由“硼杂质区?硼铝混合杂质区?铝杂质区?铝-铝交叠杂质区?铝杂质区?硼铝混合杂质区?硼杂质区”构成的七层对通隔离区，此隔离区沿垂直方向贯穿硅片。其中:硼杂质区厚度在20-30um，所述硼铝混合杂质区厚度在25-30um，所述铝杂质区厚度在45-55um，所述铝-铝交叠杂质区厚度在30-40umo
[0026]10、光刻正面短基区窗口和背面阳极区窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
[0027]11、同步进行正面短基区窗口和背面阳极区硼扩散，条件:予沉积T=930± 10°C，t=1.0±0.2h, RO=70±5Q/口 ；推结T=1250± ΙΟΓ，t=32±6h, Xj=35± 10um，RO=220±20Ω /□。
[0028]12、光刻正面阴极区窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-去胶-甩干。
[0029 ] 13、阴极区磷扩散，条件:予沉积 T= 1050±2(TC，t=1.5±0.2h，RO=3.5±0.5Q/□，再分布T=1200±ICTC，t=4±lh, Xj=8_20um。
[0030]14、光刻钝化槽窗口，条件:双面匀光刻胶-前烘-双面曝光-显影-坚膜-腐蚀氧化膜-用!干-坚膜。
[0031 ] 15、台面腐蚀，条件:腐蚀液配比为HF:冰乙酸:HN03=1:1:(4-6), HF是浓度为42 %的溶液，冰醋酸(CH3COOH)是纯的，HNO3是浓度为67 %的溶液，腐蚀温度为5_10 V，沟槽深度为70-100um，沟槽宽度为100?200um。
[0032]16、玻璃钝化，条件:用GP350型玻璃粉，两层玻璃膜。
[0033]17、光刻正面引线孔，条件:正面匀光刻胶-前烘-正面曝光-显影-坚膜-腐蚀氧化膜-去胶-用干。
[0034]18、正面蒸铝膜，条件:要求铝膜厚度=5.0-8.0um。
[0035]19、光刻正面铝电极，条件:正面匀光刻胶-前烘-正面曝光-显影-坚膜-腐蚀铝-去胶-甩干。
[0036]20、合金，条件:T=480±l(TC，t=0.4±0.1h。
[0037]21、背面喷砂及清洗，条件:用W20#金刚砂喷去0.5_1.0um，DI水超声清洗。
[0038]22、背面蒸T1-N1-Ag，条件:Ti膜厚=1000-1400 A0;Ni膜厚=4000-6000 A0;Ag膜厚=0.5_0.8umo
[0039]23、芯片测试和分选，条件:用JUNO的自动测试台进行测试.测试/^、￥[?、1￡8、^^1、Idrm、Irrm、Ih、Il、Igt、Vgt 等参数，并对 IGT 进彳丁分档。
[0040]24、划片，条件:用锯片机锯透硅片并将蓝膜划切1/3厚度。
[0041]本发明扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。
【主权项】
1.一种带有七层对通隔离结构的可控硅芯片，包括阳极区P1、N-型长基区、短基区P2、N」型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，其特征在于:所述七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝-铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，所述七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N-型长基区、短基区P2四周。2.根据权利要求1所述的一种带有七层对通隔离结构的可控硅芯片，其特征在于:所述硼杂质区厚度为20-30um，所述硼铝混合杂质区厚度为25-30um，所述铝杂质区厚度为45-55um，所述铝-铝交叠杂质区厚度为30-40um。
【文档编号】H01L29/06GK205723543SQ201620192787
【公开日】2016年11月23日
【申请日】2016年3月14日
【发明人】沈怡东, 王成森, 周榕榕
【申请人】江苏捷捷微电子股份有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1