专利名称：：半导体装置及其制造方法
技术领域：
：本发明涉及一种半导体装置，尤其涉及一种用于半导体存储器装置的电容器的下部电极及其制造方法。
背景技术：
：最近，随着半导体装置的尺寸细微缩小，许多用于保障电容储存容量的技术已开发出来。作为一较佳选择，该电容器是作为一三维(three-dimensional；3D)结构形成。例如，一凹面电容器为具有该3D结构的一代表性电容器。图1A至1C为断面图，其显示用于制造以普通方法设计的一半导体装置的方法。图1A至1C特别说明了用于形成一下部电极的方法。如图1A所示，由基于氧化物的各层之一组成的一第一绝缘层11于一半导体衬底10之上形成。藉由穿透该第一绝缘层11形成一第一插塞12，其与该半导体衬底10接触。该第一插塞会与诸如一源极/漏极区域等的一杂质扩散区域接触。于此，使用一四乙基正硅酸盐(tetra-ethyl-ortho-silicate；TEOS)材料形成该第一绝缘层11。此外，采用一多晶硅材料形成该第一插塞12。而且，为避免一接触欧姆材料与下部电极材料扩散进入该半导体衬底10，即使未示出，通常亦于该第一插塞12之上形成具有一Ti/TiSi2/TiN结构的一阻挡层。执行所谓化学机械抛光(chemicalmechanicalpolishing；CMP)程序的一平面化程序，以平面化包括该第一插塞12与第一绝缘层11的层的一上部部分，并于该平面化的层上形成一第二绝缘层13。于该第二绝缘层13之上形成位元线14。此处，该些位元线14不应与该第一插塞12重叠。此外，由基于氮化物的各层之一组成的一第一蚀刻终止层15沿该衬底的整个上部外形薄薄地形成。该第一蚀刻终止层15是设计用于在随后用于形成一储存节点接触的蚀刻程序中避免该些位元线14遭受损失。特别是，使用一基于氮化物的层(如氮化硅层或氮氧化硅层)来获得以基于氧化物的各层之一组成的一第三绝缘层16的一蚀刻选择性。该第三绝缘层16为沉积于该第一蚀刻终止层15之上的厚层。继续执行另一平面化程序，以藉由使用一回蚀法或CMP程序来平面化该第三绝缘层16的一上部部分。接下来，形成一光致抗蚀剂图案17，其是用于形成一储存节点接触。此外，即使未描述一电容器接触孔，也应藉由依次蚀刻该第三绝缘层16、该第一蚀刻终止层15与该第二绝缘层13来形成曝露该第一插塞12的一电容器接触孔。此处，该光致抗蚀剂图案17是作为一蚀刻掩模使用。此时，藉由一第一蚀刻程序蚀刻该第三绝缘层16，且在蚀刻该第一蚀刻终止层15之前停止该第一蚀刻程序。随后，再次藉由一第二蚀刻程序蚀刻该第一蚀刻终止层15与该第二绝缘层11。此处，藉由为每一该些第一与第二蚀刻程序改变蚀刻配方，可获得所需的蚀刻外形。以诸如多晶硅等的插塞材料填充该电容器接触孔，且该插塞材料沉积于该衬底的完整上部部分之上。由此形成一第二插塞，且其与该第一插塞电接触。执行另一CMP程序，用于为已经历该些预定程序的该半导体衬底的一上部部分执行一平面化程序。接下来形成由基于氮化物的各层之一组成的一第二蚀刻终止层19，以避免该第二插塞18在将藉由一后续程序形成的一下部电极的蚀刻程序中遭到侵蚀。在决定将于该第二蚀刻终止层之上形成的该电容器的垂直高度后，接下来形成由基于氧化物的各层之一组成的一牺牲绝缘层20，其中，用于形成该牺牲绝缘层20的该氧化层可影响将形成的该电容器的容量。接下来形成另一光致抗蚀剂图案21。此处，因为用于形成该下部电极的该蚀刻程序易于控制，故可以跳过用于形成该第二蚀刻终止层的一另外程序。图1B显示用于蚀刻该牺牲绝缘层20的光致抗蚀剂图案21。该光致抗蚀剂图案21作为一蚀刻掩模使用，用于蚀刻该牺牲绝缘层20。执行用于移除该牺牲绝缘层的蚀刻程序。此外，该蚀刻程序藉由该第二蚀刻终止层19停止，且随后再次开始执行。之后，亦将该第二蚀刻终止层移除。由此形成一开口部分，即该第二插塞18的一曝露表面。在移除该光致抗蚀剂图案21后，沿具有一开口部分的一整个表面形成用于该下部电极的一导电材料，该开口部分是藉由蚀刻该牺牲绝缘层20形成。从而该第二插塞18会接触该导电材料。随后，为覆盖整个表面，于具有该开口部分的该整个表面之上沉积该光致抗蚀剂。接下来，藉由执行该回蚀程序或该CMP程序直至曝露该牺牲绝缘层，使被该光致抗蚀剂所覆盖的该衬底的整个表面平面化。藉由使用一缓冲氧化蚀刻剂(bufferedoxideetchant；BOE)或氟化氢(hydrogenfluoride；HF)酸的一湿式浸渍程序将上述曝露的该牺牲绝缘层移除。从而形成图1C所示具有凹面结构的一下部电极22。随后，藉由执行一干式剥离程序将残留的光致抗蚀剂移除。此时，将O2/CF4/H2O/N2或O2/N2用于该干式剥离程序。并且，采用一溶剂完全移除残留光致抗蚀剂及在使用一溶剂的一清洗程序中产生的副产物。下一步执行一热处理程序，以使藉由该蚀刻程序造成的该下部电极22的性能退化得到恢复。在形成一介电层之前，藉由使用该BOE，执行用于移除残留杂质的一额外的清洗程序。即使未示出，在于该下部电极22之上形成该介电层及一上部电极之后，完成该电容器。图2为多个传统下部电极的俯视图。为便于参考，图2显示该些传统下部电极的一二维排列。参考图2，多个下部电极22是朝一方向排列，且多个第二插塞18是置放于成一矩阵分布的位元线之间。每一个该些第二插塞18与该邻近第二插塞18重叠。而且，多个下部电极22置放至分别与该些第二插塞18接触。直至最近才开始使用具有主轴与辅轴的一高比率的一四边形或椭圆形掩模图案来蚀刻该牺牲绝缘层20。由此可形成一凹面型或圆柱型的下部电极22的图案。关于具有椭圆形状的该掩模图案，其原有的平面特征不是椭圆形，而是四边形。在执行该蚀刻程序之后，该四边形即转变成椭圆形。在该下部电极22图案形成过程中，由于该HF酸或该BOE的表面张力，该下部电极22会出现倾斜现象。此处，该HF酸或该BOE是用于执行该牺牲绝缘层20的一浸渍程序，以便形成图1C所示的下部电极22。而且，由于上述倾斜现象，会造成相邻下部电极之间出现短路。图3为一断面图，显示相邻下部电极之间的短路情况。随着半导体装置的高度整合，该些相邻下部电极之间的距离变得更窄，从而经常造成倾斜现象。因此，该下部电极22的线宽变得更细，从而使该些相邻下部电极之间的短路现象发生得更加严重。改进的现有技术根据已说明的现有技术，该圆柱型电容器的下部电极是以矩阵分布方式排列。根据改进的现有技术的下部电极以曲折分布方式置放。此处，位于该位元线两侧的二相邻下部电极成为一对，且该对电极的每一个均以一方式置放，使得该对下部电极中的一个在该X轴假想线中是置放于另一个前面。从而，该些下部电极便可以上述曲折分布方式置放。由此，该些成对下部电极在相反方向互相面对时形成的部分面对的区域减小，并避免了该些下部电极之间的上述短路。图4为依据改进的现有技术，包括该些下部电极的半导体装置的俯视图。参考图4，多个位元线在一X方向形成。图4显示多个具有与该X方向相同的方向的X虚拟轴及多个具有与该X方向垂直的方向的Y虚拟轴。图4于此仅显示二X虚拟轴及二Y轴假想线，即X1与X2以及Y1与Y2。图4亦显示了更多Y轴假想线Y1′、Y1″、Y2′及Y2″。该些X虚拟轴(X1，X2)与该些Y虚拟轴(Y1，Y2)互相交叉，因此可获得具有多个交叉点的一矩阵结构或点阵结构。此处，多个电容器插塞41的中点位于该些交叉点处，因此，该些电容器插塞41是以矩阵分布方式置放。更明确言之，该些电容器插塞41是与该些第一插塞连接，而该些第一插塞是与该半导体衬底的一有源区域接触。此外，该些电容器插塞41是置放于一预定间隔“d2”之内，且邻近该Y方向的该些电容器插塞41是在与该位元线40的一宽度相同的一预定距离“d1”之内形成。该些电容器插塞41的各上部区域是与各下部电极42以一对一对应方式电连接，且邻近该X方向的该些下部电极42是在一预定距离“d3”之内形成。此处，沿任意选择的一Y虚拟轴(例如穿过该电容器插塞41的中点的Y1)，一对下部电极42A与42B互相邻近，且该些成对下部电极是置放在不同但相邻的X虚拟轴上。而且，如图4所示，该些成对下部电极42A与42B之一在该X假想线方向上是置放于另一个电极的前面。从而，即使未做说明，在形成该下部电极42之后，在执行该浸渍程序中用于移除牺牲绝缘层的湿式蚀刻溶液所造成的该界面张力也会因该些下部电极的曲折分布而减小，因此，藉由用于该些下部电极42的上述排列，可以避免相邻下部电极之间的短路。然而，由于该半导体装置的高度整合性，诸如确保插塞的接触区域所需的工艺容限小的缺点仍然存在。上述此种缺陷仍存在于根据改进的现有技术的实施例制造的半导体装置之中。1)图案坍塌由用于该牺牲绝缘层的湿式浸渍程序造成的倾斜现象藉由以曲折分布排列该些下部电极可稍微避免。然而，由于该光致抗蚀剂图案变得非常细，且该些下部电极间的间隔距离变近，故有关上述方法的问题仍然存在。此外，由下部电极的提升，相邻下部电极间的短路仍会产生。此处，该下部电极的提升是造成该光致抗蚀剂图案坍塌的原因之一。2)电容减少在蚀刻该牺牲绝缘层以形成具有主轴与辅轴的一高比率的一长方形或椭圆形的下部电极时，藉由沿该主轴执行的一蚀刻程序获得的蚀刻性质是不同于藉由沿该辅轴执行的一蚀刻程序获得的蚀刻性质。因此，显示一锥形特征的一蚀刻剖面会在该主轴上产生，且用于形成该下部电极的一有效区域会因此减小。因此，用于形成该电容器的有效区域亦减小。此外，与上述结构的上部平面的一临界尺寸相比，一下部平面的临界尺寸会减小。因此，由于在该下部电极的底部平面处形成的凸起之间的短路，诸如用于增加电容的介稳多晶硅(meta-stablepolysilicon；MPS)等的一凸起便不能形成。而且，由于该些凸起间的短路，一介电层与该下部电极亦不能形成。图5(A)与(B)为图4中显示的沿一Y1″假想线及该X1假想线的该下部电极的示意性断面图。简言之，图5(A)与(B)分别为沿该椭圆形的主轴及该椭圆形的辅轴显示的该下部电极的断面图。如上所述，该圆柱型电容器具有该四边形状与该椭圆形状。此外，由于该蚀刻程序是主要沿该辅轴进行，故该主轴与该轴辅之一纵横比会非常高。由于不同蚀刻性质对该纵横比甚为敏感，故该主轴及该辅轴的蚀刻剖面并不相同。因此，由于该牺牲绝缘层的蚀刻性质，由图5(B)中附图标记“45”所指示的一垂直蚀刻剖面可沿该辅轴获得，且由图5(A)中附图标记“44”所指示的锥形蚀刻剖面可沿该主轴获得。此种锥形蚀刻剖面即成为降低有效电容的一原因。此外，由于位于已提到的该下部电极的下部平面处的凸起之间的短路，使得该凸起不能形成，亦会导致该电容减少。另一方面，可沿该主轴执行一额外的过度蚀刻程序，以获得一垂直蚀刻剖面。在此情况下，该牺牲绝缘层是沿该辅轴遭到过多蚀刻。从而，在一实际弯曲弓形之后形成的一弓形剖面可藉由上述过度蚀刻程序获得。此弓形剖面亦成为引起已于图3所示的该些下部电极间的短路的另一原因。此外，由于该下部电极的接触区域减少，故在该浸渍程序或接下来的其它程序中，该下部电极遭到提升的可能性会增加。此处，该接触区域是藉由沿该主轴形成的该锥形蚀刻剖面来减少。而且，沉积的该下部电极的一厚度因一狭窄临界尺寸而减少，并因此增加了该下部电极断裂的可能性。由于该半导体装置的尺寸变小，用于确保该电容为一常量的蚀刻深度会变得更深，从而逐渐增加该纵横比。此外，在沿该主轴与该辅轴形成的蚀刻剖面间的一差异亦变得很明显。从而，有效电容区域会减少并难以保障所需的电容。而且，实质上增加了藉由桥接现象产生短路的可能性。
发明内容因此，本发明的目的是提供一种半导体装置，其能够避免因形成该些下部电极的过程中的倾斜或提升现象造成的该些下部电极的短路，并藉由加宽有效电容器区域来保障足够的电容；以及提供一种制造该半导体装置的方法。根据本发明的一方面，提供该半导体装置，其包括以一整齐间距置放的多个电容器插塞，其中，该些电容器插塞的中点位于X虚拟轴及与该X虚拟轴垂直的Y虚拟轴的交叉点处；及用于一电容器的多个下部电极，其是以一整齐间距置放，以分别与该些电容器插塞连接，其中，沿一Y虚拟轴耦合的成对下部电极的中点分别位于从与该不同X虚拟轴方向相反的该Y虚拟轴处偏离的不同位置，且该下部电极的一上部平面呈现八边形或圆形的特征。根据参考附图对该些具体实施例所做的上述说明，本发明的其它目的及其它方面将变得显而易见，其中图1A至1C为断面图，其显示用于形成一传统半导体装置的一下部电极的一程序；图2显示多个下部电极的俯视图；图3为一示意性断面图，其显示由下部电极之间的倾斜现象造成的短路；图4为依据一现有技术，包括多个下部电极的一半导体装置的俯视图；图5为分别沿图4中一Y1″假想线及一X1假想线显示的一下部电极的示意性断面图；图6为依据本发明的一第一具体实施例形成的，包括一下部电极的一半导体装置的示意性俯视图；图7为沿6的一X1假想线、一Y1″假想线及一Z-Z′线显示的一下部电极的断面图；图8为具有一八边形或圆形柱体结构的下部电极的透视图；图9为依据本发明的一第二具体实施例，包括下部电极的一半导体装置的示意性断面图；图10至12为依据各自不同排列而形成的包括下部电极的半导体装置的示意性俯视图；图13为依据本发明的一掩模图案的一范例的俯视图；图14A至14D为依据本发明的一具体实施例，采用一接触垫制造一半导体装置的程序的断面图；图15为透射电子显微镜(TEM)照片，其显示在下部电极之间出现的倾斜现象；以及图16为依据本发明的一下部电极图案的TEM照片。具体实施例方式以下将参考附图详细说明一种半导体装置及其制造方法，该半导体装置能够避免形成该些下部电极的过程中的倾斜或提升现象造成的下部电极的短路，并藉由加宽有效电容器区域来保障足够的电容。第一实施例图6为依据本发明第一实施例形成的包括下部电极的半导体装置的示意性俯视图。参考图6，多个位元线60在X方向上形成。图6A与6B说明多个具有与该X方向相同的一方向的X虚拟轴(图6中仅显示X1与X2)及多个与该X虚拟轴垂直的Y虚拟轴(图6中仅显示Y1与Y2)。图6亦显示了另外四个Y虚拟轴Y1′、Y1″、Y2′及Y2″。以该X虚拟轴及Y虚拟轴形成一矩阵结构，并因此形成多个交叉点。多个电容器插塞61形成为交插(interleave)在该些位元线之间。更具体地，该些电容器插塞形成为该电容器插塞的中点位于该交叉点处及位元线之间。详细地说，该电容器插塞61与接触半导体衬底的有源区域(即源极/漏极区域)的第一插塞连接。此外，沿着该X虚拟轴相邻的电容器插塞61在一预定间隔“d2”内形成。就该Y虚拟轴来看，该些电容器插塞61是在一预定间隔“d1”内形成，该间隔与该电容器插塞61或该位元线60的宽度相等。作为参考，该电容器插塞61的该宽度与该位元线60的宽度相同。然而，由于采用一落地(landing)插塞结构来形成该电容器插塞61，故该些相邻电容器插塞间的距离实际上小于“d1”和“d2”。此处，说明该落地插塞结构，将该电容器插塞61的上部平面最小化，以满足面向大规模集成的技术进步，且该电容器插塞61的下部平面变得比该上部平面宽。该些电容器插塞61的各上部平面与相应的下部电极62以一对一对应方式电连接，且沿着该X虚拟轴相邻的下部电极42是在一预定间隔“d3”内形成。此处，沿任意选择的一Y虚拟轴(例如穿过该电容器插塞61的中点的Y1)，一对下部电极62A与62B互相邻近，且该些成对下部电极位于不同的X虚拟轴上。此处，该些成对下部电极形成为具有一减至最小或等于零的在相反方向上该些下部电极62互相面对的区域。即，如果该些成对下部电极位于相同的X虚拟轴上，则该些成对下部电极形成来不重叠或重叠最小。因此，为了优化该些成对下部电极的间隔，必须对二相邻Y虚拟轴的距离进行控制。如图6所示，与该些下部电极62A与62B的下部平面接触的该些电容器插塞的中点位于一Y虚拟轴(Y1)之上。然而，该些下部电极的中点(O1′，O1″)分别位于不同的Y虚拟轴(Y1′，Y1″)上。简言之，若该些成对下部电极位于相同的X虚拟轴上，则该些成对下部电极62A与62B中的每一个形成于对应的X虚拟轴上(X1，X2)及不同的Y虚拟轴上，以不重叠或重叠最少。于是，以一曲折分布(zigzagdistribution)方式形成的该些下部电极62有利于减少该些下部电极在相反方向上互相面对的区域。此外，可减少在形成该下部电极62后用于移除一牺牲绝缘层的一湿式浸渍程序中使用的一溶液造成的界面张力。作为参考，并未说明该牺牲绝缘层。因此，可以避免由该提升现象造成的该些下部电极的短路。此外，若该些成对下部电极62中的一个可定位于藉由附图标记“d2”所指示的区域处，则可使该些成对下部电极在相反方向中互相面对的区域消失。在上述情况下，该下部电极62的尺寸可得到增加，从而亦增加该电容器的电容。因此，以该曲折分布设置的该些下部电极有助于避免桥接现象。而且，可提出一更有效的方法，用于解决在该些下部电极间产生的桥接现象。该些电容器插塞本身可以按一曲折分布来置放。在此情况下，该桥接现象可大大减少。然而，上述情况会遇到一问题，即需要修改常用的位元线及字元线布局，因此会增加用于制造该半导体装置的额外成本。在本发明中，设计出用于避免该桥接现象的一简明方法以防止桥接现象。此外，亦可避免由该牺牲绝缘层的主轴及辅轴的不同蚀刻剖面造成的该电容器的电容的减少，并且亦可避免由沿该主轴的过度蚀刻程序造成的该牺牲绝缘层的弓形(bowing)剖面形成。此处，该牺牲绝缘层的该弓形剖面形成会造成该些下部电极62问的电短路。根据本发明的第一实施例，形成多个下部电极62的上部平面，使其具有一八边形或一圆形形状。该上部平面的主轴及辅轴不能定义。而且，尽管该八边形或圆形形状并不对称，且存在主轴与辅轴，但该纵横比(即主轴与辅轴之比)的范围仅为约1比1至约2比1。从而，电容减少与下部电极间的短路的综合问题可同时得到解决。此处，具有1比1的纵横比的下部电极62被认为是最理想的情况。图7(A)、(B)、(C)为分别沿图6所示的X1假想线、Y1″假想线及Z-Z′假想线显示的下部电极62的示意性断面图。当将具有八边形或圆形柱体(cylinder)结构的该些下部电极62应用至该半导体装置时，由于具有该八边形或圆形柱体结构的该些下部电极62的主轴与辅轴的纵横比约为1比1，故该电容器的电容可得到提高，且由过度蚀刻程序造成的该牺牲绝缘层的弓形现象得以避免。此外，该些成对下部电极在相反方向上互相面对的区域可藉由以曲折分布方式置放该下部电极62而减小。此处，该下部电极位于与该些位元线之间区域对应的一区域处。从而，由湿式蚀刻溶液的界面张力所造成的下部电极的桥接现象可以避免，其中，该湿式蚀刻溶液是用于藉由执行一湿式浸渍程序来移除残留牺牲绝缘层。此外，藉由以曲折分布方式置放该些成对下部电极可大大增加由该下部电极62占据的区域，从而增加电容器的电容。而且，由于沿该主轴与该辅轴的蚀刻剖面的差异变得相当小，所以在执行用于平面化该半导体装置(其已经过预定程序的处理)的表面的化学机械抛光(chemicalmechanicalpolishing；CMP)程序后，该下部电极62的上部平面区域与该下部电极62的下部平面区域几乎(practically)变得相同。最后，形成具有该八边形或圆形柱体结构的下部电极。此时，该下部电极的侧面(lateralplane)与该上部平面及该下部平面两者垂直。图8显示具有三维八边形或圆形柱体结构的下部电极的透视图。参考图8，其显示该上部平面A区域几乎与该下部平面B区域相同，且该侧面C垂直于该上部平面A及该下部平面B两者。因此，下部电极62的下部平面B的临界尺寸“CD1”几乎与该下部电极62的上部平面A的另一临界尺寸“CD2”相同，且其后，可在该电极层62上生长一介稳多晶硅层(meta-stablepolysilicon；MPS)，接着在形成该MPS层后，在该MPS层上生长一介电层。此外，具有该八边形或圆形柱体结构的该下部电极的增量亦增加该电容器的电容。此外，可形成具有相当厚厚度的该下部电极62，并亦增加该下部平面的接触面积。第二实施例依据本发明第一实施例的下部电极藉由使用一电容器插塞布局形成，该电容器插塞布局与依据现有技术的电容器插塞布局相同，且不再执行额外程序。然而，在此情况下会遇到一问题，即由该电容器插塞与该下部电极之间的接触区域减少造成的重叠容限问题。图9为依据本发明第二实施例的包括该下部电极的半导体装置的示意性断面图。参考图9，多个位元线在该X虚拟轴方向形成，且该些电容器插塞61分别置放于该些位元线之间。此处，该些置放的下部电极62的整个布局显示出与图6中已经说明的相同的矩阵分布。然而，根据本发明的第二实施例，使用多个接触垫63来使该下部电极62与该电容器插塞61电连接。要形成该接触垫，需要一额外程序。然而，若将该接触垫63应用于该半导体装置，则会增加该接触垫63的接触面积。然而，该些下部电极62在相反方向上彼此面对的区域减至最小或者甚至变为零。此处，该些下部电极62(例如成对下部电极62A与62B)位于该位元线60的两侧。如图9所示，该些接触垫63仅沿以附图标记“ROW1”指示的X虚拟轴形成。而且，该接触垫63的中点位于X虚拟轴X1及Y虚拟轴Y1′处。简言之，就该Y虚拟轴来看，该接触垫63从该Y虚拟轴Y1偏移至Y虚拟轴Y″。上述结构特征适用于该些接触垫63分布的整个布局。此外，如本发明的第一实施例所述，该些下部电极62以曲折分布方式形成，因此减小了成对下部电极在相反方向上互相面对的区域。从而，可大大减少或避免该下部电极62的提升现象及该些下部电极62之间的短路。而且，藉由该下部电极62的上部平面的八边形状或圆形形状，避免了图案坍塌现象，从而增加了电容器的电容。此外，藉由加宽应用该接触垫来使该电容器插塞61与该下部电极62接触的一区域，亦可减少接触电阻。也可提出依据本发明的下部电极的其它结构。在图10与11中，该些接触垫63沿所有X虚拟轴形成。在图12中，接触垫仅沿与以附图标记“ROW2”指示的线相应的X虚拟轴形成。参考图12，接触垫63沿以附图标记“ROW2”指示的X假想线(即X2轴假想线)形成。该接触垫63的中点朝右方偏移。就工艺容限看，该接触垫63的益处比电容器插塞61大得多。因此，具有足够大尺寸的该些接触垫63可轻易应用于半导体装置制造。参考图10，接触垫63沿所有X虚拟轴形成，且该接触垫63的上部平面尺寸大于电容器插塞61的尺寸。而且，位于下部电极62与该接触垫63之间的接触区域增加，且位于下部电极62与电容器插塞61之间的另一接触区域亦增加。从而，减少重叠容限与接触电阻。参考图11，接触垫63沿所有X虚拟轴置放。而且，该些接触垫63以曲折分布方式置放，其中，已经对该曲折分布做了说明，以解释图6所示下部电极62的分布。而且，在图10与11中，该些成对下部电极(例如62A与62B)在相反方向上互相面对的区域也已最小化。至此，已经解释，由用于牺牲绝缘层的湿式浸渍程序所造成的问题可藉由本发明的第一及第二实施例克服。从现在起，将参考依据本发明的上述第一及第二实施例的半导体装置的制造方法。图13为依据本发明的一掩模图案的一示例的俯视图。说明图6所示本发明的第一实施例，藉由沿X虚拟轴以曲折分布定位成对下部电极62的中点，使该些成对下部电极在相反方向中互相面对的区域减至最小或变成零。在图13中，利用掩模图案的开口部分130来形成该些成对下部电极。简言之，图13显示了能够实现与该掩模图案的开口部分对应的该些成对下部电极的上述分布的该掩模图案。用于藉由使用该掩模图案来形成该些下部电极的特定程序将不做说明。图13显示用于形成图6A与6B所示下部电极的分布的该电极掩模图案。该些开口部分的中点位于图13中显示的Y1′假想线及Y″假想线上。从而，该些开口部分130在相反方向上互相面对的区域变为零。此处，附图标记131指示未开口的区域，即残留牺牲绝缘层区域。该掩模图案的开口部分具有四边形形状。然而，依据第一及第二实施例的下部电极实际具有八边形或圆形形状。此种现象藉由特征蚀刻机制(characteristicetchingmechanism)所造成，该特征蚀刻机制在执行蚀刻程序时围绕四边形的角落区域出现。而且，为获得具有八边形或圆形形状的下部电极的上部平面，具有以正方形为特点的开口部分的掩模图案优于具有以矩形形状为特点的开口部分的掩模图案。此外，包括以八边形形状为特点的开口部分的掩模图案得以采用以获得八边形或圆形形状。图14A至14D为依据本发明采用接触垫制造该半导体装置的程序的断面图。首先，由基于氧化物的层组成的第一绝缘层141形成于衬底之上，该衬底包括用于制造半导体装置的各种元件，如晶体管。接下来，穿透该第一绝缘层141形成第一插塞142。此时，该第一插塞142电连接至于该衬底140上形成的诸如源极/漏极区的杂质扩散区。此处，将TEOS层用于该绝缘层141。该第一插塞142由多晶硅形成。为避免欧姆接触及下部电极材料扩散进入该衬底，即使未做说明，于该第一插塞142之上形成具有诸如Ti/TiSi2/TiN或Ti/TiN的结构的阻挡层。执行诸如化学机械工序(chemicalmechanicalprocess；CMP)等的一平面化程序，以平面化该第一插塞142及该第一绝缘层141，随后于该平面化的结构上形成第二绝缘层。然后，于该第二绝缘层143之上形成一位元线144。此时，该位元线并未与该第一插塞142重叠。由基于氮化物的层组成的第一蚀刻终止层145较薄地沿包括该位元线144的整个外形形成。该第一蚀刻终止层145用于避免该位元线144在形成下部电极接触的蚀刻程序中遭到损失。特别是，使用基于氮化物的层(如氮化硅层或氮氧化硅层)以获得由基于氧化物的层组成的第三绝缘层146的蚀刻选择性。由基于氧化物的层组成的第三绝缘层146较厚地形成于该第一蚀刻终止层145之上，且藉由执行一覆盖蚀刻程序(blanketetchingprocess)或CMP程序使已经过预定程序的衬底的上部平面平面化。接下来，即使未说明，仍藉由使用一光致抗蚀剂图案147相继蚀刻该第三绝缘层146、该第一蚀刻终止层145及该第二绝缘层143，并且随后形成曝露该第一插塞142的接触孔。此时，在蚀刻该第一蚀刻终止层145之前需要一第一蚀刻终止，且随后再蚀刻该第一蚀刻终止层145及该第二绝缘层143。最后获得具有垂直结构的蚀刻轮廓。接着，为掩埋该接触孔，将诸如多晶硅的导电材料沉积于已经过预定程序的该衬底的整个表面上，并执行另一CMP程序来平面化该衬底。此处，因为该电容器的下部电极与该第一插塞142是藉由该第二插塞148电连接，故可视该第二插塞148为主电容器插塞。接下来，形成由基于氮化物的层组成的第二蚀刻终止层149，以避免在用于形成该接触垫的后续蚀刻程序中，该第二插塞148遭到侵蚀。然而，因为随后用于形成该电容器的下部电极的蚀刻程序易于控制，故可跳过用于形成该第二蚀刻终止层的程序。接下来，由基于氧化物的层组成的第四绝缘层于该第二蚀刻终止层149之上形成。此时，由于使用了具有极佳平坦性的氧化层或执行了额外的平面化程序，故该第四绝缘层150的上部表面变得平面化。随后，于该第四绝缘层150之上形成一掩模图案151，其是用于形成该接触垫。此时，根据本发明的第一及第二实施例的提示，该掩模图案151被设计成具有一特定特征。简言之，该些成对的开口部分彼此邻近并沿该Y虚拟轴定位。此外，该些开口部分130在相反方向上互相面对的区域减至最小或变为零。简言之，就整个布局来看，该些开口部分130以曲折分布方式置放。此时，该些开口部分在相反方向上互相面对的区域与该些牺牲绝缘层的成对部分对应，该些牺牲绝缘层的成对部分藉由使用包括该些成对开口部分130的掩模图案151形成。此外，该些成对开口部分130的至少一个(更明确言之，该些成对开口部分130的至少一个的中点)位于沿该X虚拟轴偏离该Y虚拟轴的位置，或该些开口部分的中点分别定位于沿该X虚拟轴在相反方向上偏离该Y虚拟轴的不同位置。图14A至14D仅显示依据本发明制造该半导体装置的一程序及一示例，该示例解释一事实，即该接触垫152的尺寸比该电容器插塞148的尺寸大。未做说明的该开口部分藉由蚀刻该第四绝缘层150及该蚀刻终止层149形成。此时，该掩模图案151作为一蚀刻掩模使用。接下来，形成一材料，其用于形成该接触垫152，接触垫152用于使该电容器插塞148与该下部电极电连接，然后执行CMP程序，以平面化该接触垫152。此外，为避免由该牺牲绝缘层的蚀刻程序(用于形成该下部电极)造成的该接触垫152的损失，于该接触垫152之上形成由基于氮化物的层组成的第三蚀刻终止层153。图14C为于该接触垫152之上形成的该第三蚀刻终止层153的断面图。此处，该接触垫152可具有显示为诸如八边形、圆形、椭圆形、四边形、三角形等等多种形状的平面结构。取代在形成该第四绝缘层150并按以上说明使之图案化之后沉积用于形成接触垫152的该材料并使之平面化，可直接于该第二插塞148之上沉积用于形成接触垫152的该材料并使之图案化，以形成接触垫152。鉴于位于该第三蚀刻终止层153上的该电容器的垂直高度，形成用于形成电容器的牺牲绝缘层，其由可影响电容的基于氧化物的层组成。此处并未示出该牺牲绝缘层。随后形成用于形成下部电极的掩模图案，其中，并未示出该掩模图案。此时，下部电极的中点并非确切位于电容器插塞148的中点处，且应对该光致抗蚀剂图案进行适当控制，以最大化该下部电极与该接触垫互相接触的区域。使用该掩模图案来蚀刻该牺牲绝缘层。此时，藉由该第三蚀刻终止层153停止该蚀刻程序一次，且随后为形成曝露该接触垫152的表面的开口部分而移除该第三终止层。在移除该掩模图案后，沿藉由蚀刻并开口的该牺牲绝缘层而获得的轮廓，即包括开口部分的整个轮廓，沉积用于电容器下部电极的导电层，以与该接触垫152连接。随后，沉积足够多的光致抗蚀剂，以掩埋已形成的包括凹面结构的导电层，且该导电层藉由执行该覆盖蚀刻程序或CMP程序平面化及隔离，直至曝露该牺牲绝缘层的表面为止。接着，如图14D所示，通过藉由执行湿式浸渍程序移除残留牺牲绝缘层来形成具有凹面形状的下部电极154的结构，该湿式浸渍程序使用了混合有BOE与HF，或H2SO4与H2O2的溶液，作为参考，该BOE与HF之比、或H2SO4与H2O2之比为4比1。从而，该些成对下部电极在相反方向中互相面对的区域藉由上述掩模图案而减小。此处，该些成对下部电极位于该位元线的两侧。因此，该界面张力藉由在该湿式浸渍程序中使用的该湿式蚀刻溶液而减小，且由该提升现象造成的该些下部电极间的短路亦可避免。而且，可使藉由该主轴与该辅轴的不同蚀刻性质造成的该电容器电容的减少最小化。而且，亦可避免该些下部电极的倾斜现象。随后，藉由使用O2/CF4/H2O/N2或O2/N2气体的干式剥离程序将残留的光致抗蚀剂移除。使用一溶剂液体来移除在该蚀刻程序中产生的副产物及残留光致抗蚀剂。接下来可执行一热处理程序，以使藉由该蚀刻程序造成的该下部电极的劣化的性能得到恢复。此时，在一短暂时间内同时执行使用该BOE的另一蚀刻程序，以便在形成该介电层之前再次移除杂质。若采用一MPS程序来形成该下部电极154，则在沉积多晶硅之后，该MPS藉由控制适当的温度与压力条件而仅在该下部电极154的内表面上生长。随后执行CMP程序。即使未示出，在该下部电极154上形成该介电层及一上部电极之后，最终完成用于形成该电容器的一系列程序。图15为一透射电子显微镜(TransmissionElectronMicroscope；TEM)照片，其显示了完成该湿式浸渍程序后该些下部电极的倾斜现象。图15的(A)显示依据现有技术的该些下部电极的图案坍塌。图15的(B)显示依据改进的现有技术的该些下部电极的图案坍塌。根据显示，仍可发现下部电极的图案坍塌。图15的(C)显示依据本发明的下部电极无图案坍塌。图16为依据改进的现有技术及本发明的下部电极图案的TEM图。如(A)中所示，根据改进的现有技术，以附图标记“160”指示的下部电极的弓形现象产生于下部电极中。而且，该下部电极的下部平面的临界尺寸162小于该下部电极的上部平面的临界尺寸。图16的(B)表明，不再有弓形现象出现，且与根据改进的现有技术的该下部电极的下部平面的临界尺寸相比，该下部电极的下部平面的临界尺寸162得到重大改善。结果，不仅提升现象，而且依据本发明的下部电极的电容得到重大改善。总之，本发明具有避免出现在下部电极之间的桥接现象并增加该些下部电极的电容的改善。此外，该些成对下部电极位于位元线的两侧并以曲折分布方式置放。从而，减小了该些成对下部电极在相反方向上互相面对的区域。结果，由在执行该湿式浸渍程序中产生的界面张力所造成的该些成对下部电极的短路得以避免。而且，为减小接触电阻，该些成对下部电极以曲折分布方式置放，或接触垫形成于电容器插塞的上部平面之上。权利要求1.一种半导体装置，包括多个电容器插塞，在预定间隔内形成并交插在两条位元线之间，且该些电容器插塞的中点位于X轴虚拟线与Y轴虚拟线的交点处，其中该些X轴虚拟线与该些位元线平行，而该些Y轴虚拟线与该些X轴虚拟线垂直；以及多个电容器下部电极，其在预定间隔内形成为分别与该些电容器插塞以一对一对应方式连接，其中，各下部电极在平面上均具有八边形形状或圆形形状。2.如权利要求1所述的半导体装置，其中，Y虚拟轴线方向上的一下部电极与相邻下部电极在下部电极之一移至另一下部电极的相同X虚拟轴线上时形成为不具有重叠区域或具有最小重叠区域。3.如权利要求1所述的半导体装置，其中，Y虚拟轴方向上的该下部电极与邻近下部电极不在相同的Y虚拟轴上。4.如权利要求1所述的半导体装置，其中，该下部电极与该邻近下部电极的中点不在相同的Y虚拟轴上。5.如权利要求1所述的半导体装置，其中，该些下部电极的上部平面的主轴与辅轴之比的范围是从约1比1至约2比1。6.如权利要求1所述的半导体装置，其中，就三维结构来看，该下部电极的上部平面的区域几乎与该下部电极的下部平面的区域相同，且该下部电极的特征为一八边形或一圆形柱体结构，其具有连接该上部平面与该下部平面的侧面，其中该侧面几乎分别与该上部平面及该下部平面垂直。7.如权利要求1所述的半导体装置，其中，多个接触垫形成于该些下部电极与该些电容器插塞之间，其中该些接触垫形成于该些电容器插塞之上，且置放于该些成对下部电极的至少一个的下部平面上。8.如权利要求7所述的半导体装置，其中，该接触垫的中点沿互相邻近的两X虚拟轴中的一个位于该电容器插塞的上部平面处。9.如权利要求8所述的半导体装置，其中，该接触垫的中点偏离对应电容器插塞的中点，但位于对应下部电极的中点上。10.如权利要求8所述的半导体装置，其中，该接触垫的中点位于对应下部电极的中点处，且与该接触垫对应的该下部电极和沿该Y虚拟轴与对应该接触垫的该下部电极相邻的另一下部电极置放于在相反方向上偏离该Y虚拟轴的位置上。11.如权利要求8所述的半导体装置，其中，该接触垫的上部平面的尺寸大于该电容器插塞的该上部平面的尺寸。12.一种制造半导体装置的方法，包括步骤a)藉由将电容器插塞的中点排列于X轴虚拟线与Y轴虚拟线交点处，在预定间隔内形成多个电容器插塞，并使所述多个电容器插塞交插在两位元线之间，其中该X轴虚拟线与该些位元线平行，而该Y轴虚拟线则与该X轴虚拟线垂直；以及b)在预定间隔内形成多个电容器下部电极，该些下部电极分别与该些电容器插塞以一对一对应方式连接，其中各下部电极在平面上均具有八边形形状或圆形形状。13.如权利要求12所述的方法，其中，形成该些下部电极的步骤b)包括步骤b-1)于一半导体衬底上形成的该电容器插塞之上沉积一牺牲绝缘层；b-2)藉由利用一掩模图案执行该牺牲绝缘层的选择性蚀刻，来形成曝露该些电容器插塞的多个开口部分；b-3)在包括该些开口部分的该半导体衬底的整个轮廓上沉积用于该下部电极的材料；b-4)藉由执行一平面化程序直至曝露该牺牲绝缘层为止，形成相互分开的下部电极；以及b-5)藉由执行一湿式浸渍程序移除该牺牲绝缘层。14.如权利要求13所述的方法，其中，该掩模图案在Y虚拟轴线方向上的开口部分和邻近的开口部分在将开口部分移至另一开口部分的相同X虚拟轴线上时形成来不具有重叠区域或具有最小的重叠区域。15.如权利要求14所述的方法，其中，该掩模图案在Y虚拟轴方向上的该开口部分与该邻近的开口部分不在相同的Y虚拟轴上。16.如权利要求14所述的方法，其中，该掩模图案的该开口部分和该邻近开口部分的中点不在相同的Y虚拟轴上。17.如权利要求14所述的方法，其中，该掩模图案的该开口部分的特征为八边形或圆形形状，且该开口部分的主轴与辅轴的比率的范围是从约1比1至约2比1。18.如权利要求12所述的方法，其中，该下部电极的上部平面的区域几乎与该下部电极的下部平面的区域相同，且该下部电极具有八边形或圆形柱体结构，该结构具有连接该上部平面与该下部平面、且几乎与该上部平面及该下部平面垂直的侧面。19.如权利要求12所述的方法，其中，在形成该些电容器插塞之后，多个接触垫分别形成于该些下部电极与该些电容器插塞之间，其中该些接触垫的作用是使该下部电极与该电容器插塞电连接。20.如权利要求19所述的方法，其中，该些接触垫形成于该些电容器插塞之上，且该些接触垫的中点沿该X虚拟轴位于该些成对下部电极的至少一个的下部平面上。21.如权利要求19所述的方法，其中，该些接触垫置放于该些电容器插塞的上部平面上，该些电容器插塞的中点沿互相邻近的一对X虚拟轴中的一个定位。22.如权利要求20所述的方法，其中，该些接触垫的中点偏离对应电容器插塞的该些中点，并分别位于对应的下部电极的中点处。23.如权利要求20所述的方法，其中，该接触垫的中点位于该对应下部电极的中点处，且与该接触垫对应的该下部电极和沿该Y虚拟轴找到的一邻近下部电极以互相交叉的方式置放。24.如权利要求20所述的方法，其中，该接触垫的该上部平面的尺寸大于该电容器插塞的该上部平面的尺寸。全文摘要本发明公开了一种半导体装置及其制造方法，其能够在形成下部电极时，避免由倾斜或提升现象造成的下部电极的短路，并藉由加宽有效电容器区域来保障电容器的足够多的电容。本发明的半导体装置包括以整齐间距置放的多个电容器插塞；及用于电容器的多个下部电极，其以整齐间距置放，以分别与该些电容器插塞连接。文档编号H01L27/10GK1501501SQ20031011617公开日2004年6月2日申请日期2003年11月17日优先权日2002年11月18日发明者金东锡,李镐硕,朴炳俊,权日荣,李钟旼,金炯秀,金真雄,崔亨福,申东旴申请人:海力士半导体有限公司