专利名称：用于同时形成硅上金属电容器的最佳透过注入的制作方法
技术领域：
本发明涉及硅上金属(metal-on-silicon)(MOS)结构，具体来说，本发明涉及其中包含低电阻扩散区的MOS结构，所说的低电阻扩散区具有可以接受的缺陷密度、可靠性、和过程控制性。
双极性晶体管在集电极区使用较高的掺杂层，以减小集电极电阻和改善器件特性。这个区称之为亚集电极，它形成在构成双极性晶体管的其它的扩散区的下面。然而，在连接这个亚集电极和具有相当低的电阻扩散的表面的集电极触点下面，必须形成较高的掺杂透过扩散。这是众所周知的、标准的、双极性晶体管设计。
还有一个期望是在同一个模具上可以得到一种用于回路设计的电容器元件，以便在尽可能多的作为制造电容器的正常工艺流程的一部分的处理步骤中重复使用。重复使用处理步骤来制造MOS电容器的一个优点是成本较低。用来制造MOS电容器的过程必须要提供期望的可靠性、应用所需的缺陷密度、和对于不同的方法产生一致的电特性的足够大的可控性。
在现有技术中，使用两种不同的方法来制备扩散区。在
图1和2中表示出这些现有技术方法。在这些图中，标号10代表硅基片，标号12代表浅沟隔离区，标号14代表在离子注入前在基片10的表面上形成的氧化物，标号16代表预非晶体化区，标号18代表扩散区。
具体来说，在图1a-b中表示扩散过程，这个扩散过程从低剂量的极浅的锑(Sb)的注入开始(Sb的浓度为1-2×1014原子/cm2，离子注入能量为45keV)，接下来是低能、高剂量的磷(P)的注入(P的浓度为4-6×1015原子/cm2，离子注入能量为20keV)。在这种现有技术的技术中，锑使硅基片从上表面到硅表面下最大约30nm的深度预非晶体化。在注入扩展进硅晶片后，使晶片退火，并使该表面重新结晶。预非晶化步骤消除了退火后硅中的缺陷。因为注入是浅的，所以可以肯定，后来在这个扩展区上生长的MOS电容器氧化物必然是不可靠的。进而，由于表面掺杂浓度的大的变化，所以这种现有技术必然导致在这个扩展区上生长的氧化物的氧化厚度的巨大变化。此外，在显示硅氧化的各种工艺运行当中产生氧化物厚度有很宽变化的现有技术对小的通常的过程变化极其敏感。
图2表示在现有技术中可以用来制造扩散区的第二种注入方法。这个现有技术方法类似于以上如图1a-b所示的方法，只是取消了低能、低剂量的Sb注入，即，不使用预非晶体化步骤。代之以使用高能、高剂量磷注入。这种现有技术方法解决了不可靠的氧化物和易变的氧化物问题，但利用这种技术在退火后在硅中存在位错和堆剁差错。
鉴于现有技术制造扩散区的方法存在上述缺点，一直在需要开发新的改进方法，以便能够形成具有可以接受的缺陷密度、可靠性、和过程控制性的扩散区，这个扩散区还具有低的电阻。
本发明的一个目的是提供一种制造具有低电阻(薄膜电阻率ρ小于约50.0欧姆/sq.)的扩散区的方法。
本发明的另一个目的是提供一种制造具有可接受的缺陷密度、可靠性、和过程控制性的扩散区的方法。
本发明的下一个目的是提供一种制造能够用在MOS电容器中的扩散区的方法。
通过使用本发明的方法，可以实现这些目的和其它目的以及优点，对于高剂量掺杂的(如磷)的注入步骤进行选择，以便可以保持注入的最大值Rp在由先前进行的预先的非晶体化步骤产生的非晶体区内。具体来说，使用本发明的方法在硅基片中形成低电阻扩散区过程中，所说方法包括如下步骤(a)使硅基片经受第一次离子注入步骤，进行第一次离子注入步骤的条件应该使所说的硅基片内形成非晶化硅区；(b)使包含所说的非晶化硅区的硅基片经受第二次离子注入步骤，进行的第二次离子注入步骤是通过在所说的硅基片内注入掺杂剂离子从而使所说的掺杂剂离子的注入峰值在非晶化硅区域内；和(c)退火所说的硅基片，以使所说的非晶化硅区重新晶体化，从而在所说的硅基片内形成扩散区。
应该说明的是，本发明方法提供的扩散区满足下述3个标准(1)低电阻；(2)在注入的硅的退火期间形成的硅缺陷低；(3)具有均匀厚度的可靠的氧化物区，交叉晶片均匀度约为±5％。虽然现有技术方法可能满足一个或者甚至于两个性质，但它们不能满足所有的性质。
本发明的另一方面涉及形成其中包括本发明的扩散区的MOS电容器。具体来说，本发明的这一方面包括先进行上述的步骤(a)-(c)，然后再进行如下的步骤(d)在所说的硅基片上形成电介质层；(e)在所说的电介质层上形成掺杂的多晶硅层；(f)退火所说的掺杂的多晶硅层使其活化。
本发明除了提供制造方法外，还涉及到通过这些方法获得的结构。按照本发明的这一方面，所提供的MOS结构包括其中形成有扩散区的硅基片，所说的扩散区的电阻为50欧姆/sq.或更小，并且形成在距所说的硅基片的表面约500埃或更大的深度处。
当将MOS结构用作MOS电容器时，这种MOS结构进一步包括在所说的硅基片上形成的电介质层；和，在所说的电介质层上的活化的掺杂的多晶硅层。
图1a-b是剖面图，表示在硅基片内制造扩散区的现有技术方法；(a)Sb注入；和，(b)磷注入。
图2是剖面图，表示在硅基片内制造扩散区的现有技术方法，其中只使用磷注入。
图3a-c是剖面图，表示在形成本发明的扩散区过程中使用的方法(a)Sb注入；(b)磷注入，其中磷注入的峰值在预非晶化区内；(c)在退火之后。
图4a-b是剖面图，表示在形成本发明的MOS电容器中使用的处理步骤(a)在硅基片上形成电介质层；(b)形成电容器的终端。
图5是注入特性曲线的曲线图，其中包括使用现有技术方法形成的扩散区和由本发明产生的扩散区。
现在通过参照本发明的附图更加详细地描述本发明，本发明提供其中形成有扩散区的MOS结构。应该说明的是，用类似的标号描述类似的和/或对应的部件。
首先参照附图3a-c，它们表示在制造低电阻扩散区过程中本发明使用的基本处理步骤。具体来说，图3a表示本发明的方法的第一注入步骤，即，预非晶化步骤，其中在硅基片10的表面内形成非晶化硅区16。如图所示，硅基片10包括浅沟隔离区12和在硅基片10的表面上形成的氧化物层14，但氧化物层14不覆盖浅沟隔离(STI)区。在各个注入步骤期间使用氧化物层(如SiO2)作为掩模，并且在重新晶体化退火步骤之前或之后使用在本领域中众所周知的常规的剥离技术从这个结构的表面上除去这个氧化物层。
硅基片10包括在半导体制造中可以使用的任何基片。基片10可以是硅晶片、硅芯片、绝缘体上硅(SOI)结构、或其它类似结构，它可包含位于其中的各种隔离区和有源器件区。在附图中只表示出浅沟隔离区，但本发明还包括其中包含常规的隔离区/有源区的其它硅基片。
使用在本领域中众所周知的常规方法制造图3a所示的结构。例如，STI区12是使用平版印刷术和干蚀刻方法制造的，从而可以在硅基片10的表面内提供浅沟隔离区。浅沟隔离区填充有一种电介质材料，例如，原硅酸四乙酯(TEOS)，并且使之稠化。在用TEOS填充浅沟之前还可形成衬里材料。除去在平版印刷步骤中使用的抗蚀剂，然后，使用常规的平面化方法，例如，活性离子蚀刻(RIE)、化学-机械抛光(CMP)、或研磨，可以使这个结构平面化。
通过使用能够在基片10的表面上生长薄的氧化物层的热氧化方法，在基片10的表面上形成氧化物层14。按照本发明，在随后的注入过程中，使用这种氧化物作为注入的掩模。另外，形成网板氧化物层的方法是利用适当的抗蚀剂在这个结构上制图，然后，使用常规的淀积技术，例如化学蒸汽淀积(CVD)、等离子体增强CVD、溅射、或其它类似的淀积方法，在基片10的外露表面上淀积包含氧化物的材料，如SiO2。
尽管在形成氧化物层中使用不同的技术，但氧化物层14的最终厚度从约20埃到约200埃。更加优选地，氧化物层14的最终厚度从约60埃到约100埃。
如图3a所示，使这个结构经受第一次离子注入步骤，其中，使用重原子(如Ge、Sb、In、AS、或其它掺杂物)在硅基片中产生预非晶化区。具体来说，第一次离子注入步骤用来在基片表面的下面的一个区内破坏硅基片的晶体结构，产生一个深的、非晶形注入的、包含非晶化硅的区。第一次离子注入步骤使用的离子剂量从约1×1014到约5×1014原子/cm2，第一次离子注入步骤的能量大于50keV，最好约100到约500keV。使用这些条件，在硅基片的表面，产生了一个预非晶化区，其深度从约80到约150nm。应该说明的是，重原子注入的深度必须足够保持这个非晶化硅区的上表面离开这个氧化物层。
在第一次离子注入步骤中使用的优选重原子是Sb，优选的条件是Sb离子剂量为1-5×1014原子/cm2，注入能量为200keV或更大。使用这些条件，Sb注入的深度距硅基片表面约90nm。
接下来，如图3b所示，在图3a所示的结构上进行第二次离子注入步骤。具体来说，第二次离子注入步骤注入高剂量的杂质原子，如P、As、或其它掺杂物，其中，对于注入的掺杂物的能量进行选择，以保持最大的注入(也称之为注入范围Rp)发生在由第一次离子注入步骤产生的非晶化区内。在本发明的这个步骤中使用的掺杂物原子不同于在产生非晶化区中使用的重原子。第二次离子注入步骤使用的掺杂物剂量从约1×1015到约8×1015原子/cm2，第二次离子注入步骤的能量从约50到约150keV。再一次地强调指出，在第二次离子注入步骤中使用的条件必须足以在由第一次离子注入步骤产生的非晶化区内注入掺杂物原子，即第二次离子注入步骤注入的深度距硅基片的表面从约80到约150nm。在图3b中，标号16’代表这个新的区，其中掺杂物原子已注入这个预非晶化区内，通过在由第一次离子注入步骤产生的非晶化区中注入掺杂物离子，避免了不期望的缺陷的形成。
在本发明的第二次离子注入步骤中使用的优选掺杂物是P，优选的条件是P离子剂量为4×1015原子/cm2，注入能量为70keV。应该说明的是，本发明的方法可以利用任何公知的离子注入设备进行第一和第二次离子注入步骤。
在把掺杂物离子注入非晶化区后，使这个结构经受退火，退火的条件应该足以重新晶体化所说的非晶化硅，从而形成扩散区18。在图3c中表示出退火后的结构。可以使用炉子退火，或使用快速热退火(RTA)实现退火。这两种退火技术对于本领域的普遍技术人员来说都是众所周知的。一般来说，这个退火步骤是在可与小于约3％的氧气混合的惰性气体(He、Ar、N2)气氛中完成的。还有一种可能是，使用氧化的环境代替惰性气体气氛。
退火的精确温度和时间根据所用的退火技术以及硅基片中的掺杂物的类型有所改变。准确的退火温度和时间对于本发明来说并非至关重要，只要能够重新晶体化所说的非晶化硅并活化所说的掺杂物就成。
下面，如图4a，所示，在硅基片的部分表面上形成电介质层20，电介质层20覆盖硅基片的某些部分，但不是所有STI区。电介质层或者可以利用在本领域中众所周知的常规的热氧化条件热生长，或者可以利用常规的技术淀积而成，例如利用CVD、等离子体增强CVD、溅射、旋涂、或其它类似的淀积技术。在本发明中可以使用的适宜电介质材料是典型的绝缘材料，包括(但不限于)氧化物、氮化物、金刚石、类金刚石碳、paralyene聚合物、硅聚合物、以及其它类似材料。在本发明的一个优选实施方案中，电介质层是热生长的氧化物层。电介质层20的厚度一般从约30到约200埃。更加优选地，电介质层20的厚度从约50到约100埃。
然后在图4a所示的整个结构上形成一层掺杂的或未掺杂的多晶硅层22，并且对于该多晶硅层和电介质层进行制图，以形成图4b所示的结构。多晶硅层是使用本领域的普遍技术人员众所周知的常规淀积技术形成的。例如，可以使用化学蒸汽淀积、等离子体增强化学蒸汽淀积、或溅射在电介质层20的表面上形成多晶硅层。淀积多晶硅层的一个特别优选的方法是硅烷在低温(如在600°和750℃之间)下的热解。多晶硅层的厚度(这个量对于本发明来说并非至关重要)一般来说从约500到约3000埃。制图过程是使用常规的平版印刷术和活化离子蚀刻完成的。
如以上所述，多晶硅的掺杂可以在淀积过程期间完成，或者在已经形成多晶硅层后完成。当掺杂是在淀积过程期间完成时，淀积气体包括n型或p型掺杂物，即乙硼烷。当掺杂是在形成多晶硅层后完成时，通过常规的离子注入方法引入掺杂原子。由于使用了这些技术，使掺杂的多晶硅层包含的掺杂物浓度从约1×1014到约×1021原子/cm2。形成掺杂的多晶硅层后的常规的退火足以使掺杂原子在整个多晶硅层上均匀分布，将掺杂原子在硅颗粒中的浓度提高到溶解度极限或接近溶解度极限，并且重新晶体化硅薄膜，因而在多晶硅层中形成颗粒边界。这个退火步骤是使用常规的炉子退火或快速热退火实现的。再一次地，准确的退火温度和时间可以根据加入多晶硅中的掺杂原子的类型以及所选的退火方法的类型进行改变。
现在关注图5，图5是掺杂离子浓度(y轴)相对于注入深度(x轴)的曲线图。这个曲线图对于使用现有技术的方法(CE1和CE2)的扩散掺杂特性曲线和使用本发明方法的扩散掺杂特性曲线进行了比较。应该注意的是，CE1代表在现有技术的图1a-b中表示的方法，CE2代表在现有技术的图2中表示的方法。
虽然参照本发明的优选实施例具体描述和表示了本发明，但本领域的普遍技术人员应该理解，在不偏离本发明的构思和范围的条件下还可以进行形式上的和细节上的上述的和其他的变化。因此期望，本发明不限于上述的精确形式，本发明将落在所附的权利要求书的范围内。
权利要求
1.一种MOS结构，包括在其中形成有扩散区的硅基片，所说的扩散区的电阻为50欧姆/sq.或更小，并且是距所说的硅基片的表面约500埃或更大的深度处形成的。
2.权利要求1的MOS结构，其特征在于进一步包括在所说的硅基片上形成的电介质层；和在所说的电介质层上形成的活化的掺杂的多晶硅层。
3.权利要求1的MOS结构，其特征在于所说的电介质层是选自下列的电介质材料氧化物、氮化物、金刚石、类金刚石碳、派拉莱尼聚合物、和硅聚合物。
全文摘要
一种在硅基片中形成具有低电阻的、可接受的缺陷密度、可靠性和过程控制性的扩散区的方法，该方法包括(a)使硅基片经受第一次离子注入以使硅基片内形成非晶化硅区；(b)使包含非晶化硅区的硅基片经受第二次离子注入，从而使所说的掺杂剂离子的注入峰值在非晶化硅区内；和(c)退火所说的硅基片，以使非晶化硅区重新晶体化，从而在硅基片内形成扩散区。
文档编号H01L29/94GK1501512SQ20031011647
公开日2004年6月2日 申请日期2000年9月20日 优先权日1999年9月21日
发明者D·D·科尔鲍, D·L·哈拉梅, D D 科尔鲍, 哈拉梅 申请人:国际商业机器公司